processador XAP - XAP processor
O processador XAP é um RISC processador arquitectura desenvolvido por Cambridge Consultants desde 1994. Os processadores XAP são uma família de 16 bits e de 32 bits núcleos, os quais são destinados a serem utilizados num circuito integrado de aplicação específica ou ASIC desenho de chips. Processadores XAP foram projetados para uso em de sinal misto circuitos integrados para sensores ou sem fio aplicações, incluindo Bluetooth , ZigBee , GPS , RFID ou Near Field Communicationsalgadinhos. Normalmente estes circuitos integrados são utilizados em baixo custo, produtos de alto volume, que são alimentados por bateria e deve ter um baixo consumo de energia. Existem outras aplicações onde processadores XAP foram utilizados com bons resultados, tais como as redes de sensores sem fios e dispositivos médicos , por exemplo, auxiliares de audição.
O XAP microprocessador macio foi implementada em vários estilos de design on-chip , incluindo a auto-temporizada circuito assíncrona , que codifica uma of-4 , totalmente circuito síncrono , e FPGA. Isto torna mais útil para fazer comparações justas entre os estilos de design on-chip.
Conteúdo
História
XAP1
O primeiro processador XAP foi XAP1, concebidos em 1994 e utilizado para um número de projectos ASIC sem fios e do sensor em Cambridge Consultants. Foi um 3.000-gate, muito pequeno, arquitetura Harvard , processador de 16-bit com 16-bit barramento de dados e um 18-bit bus de instrução destinado para a execução de programas armazenados na on-chip memória só de leitura ou ROM. Os dados e instruções foram cada endereçada por 16 bits separado do barramento de endereços .
XAP2
A XAP2 mais potente foi desenvolvido e utilizado a partir de 1999. Ele também tinha uma arquitetura de Harvard e os dados de 16 bits, e adotou uma largura de instruções de 16 bits mais convencional adequado para armazenamento de programas em flash ou outras memórias off-chip. Programas grandes foram acomodados por um barramento de endereços de 24 bits para obter instruções e havia um barramento de endereços de 16 bits para dados. XAP2 era um processador 12000-porta, com apoio para as interrupções e uma cadeia de ferramentas de software incluindo um C compilador e o montador XAPASM para a sua linguagem assembly . XAP2 também foi usado em projetos ASIC Cambridge Consultants' e também foi disponibilizado a outras empresas de semicondutores como um semicondutor de núcleo de propriedade intelectual , ou núcleo IP .
XAP2 foi adotado por três empresas de semicondutores fabless que emergiram da Cambridge Consultants: plc CSR (Cambridge Silicon Radio) é o principal fornecedor de chips Bluetooth para telefones celulares e fones de ouvido; Ember Corporação é um fornecedor líder de chips ZigBee; e Ciano Tecnologia fornece XAP2 movidos microcontroladores . Como consequência, e combinado com outros licenciados e projetos ASIC Cambridge Consultants', existem agora mais de um bilhão (1,000 milhões) processadores XAP em uso no mundo.
XAP3
XAP3 era um processador de 32 bits experimental desenhado na Cambridge Consultants em 2003. Ela foi optimizado para baixo custo, baixa implementações ASIC energia utilizando modernas CMOS tecnologias de processamento de semicondutores. O conjunto de instruções foi optimizado para GNU GCC para atingir uma elevada densidade de código. O XAP3 foi o primeiro dos processadores Cambridge Consultants' para usar uma arquitetura Von Neumann com um espaço de endereço logicamente compartilhada para o Programa e Dados. A memória de programa físico pode ser o Flash ou one-time programmable EPROM ou SRAM. ASIC design foi simplificado, utilizando uma única memória onde não havia necessidade de pré-determinar a separação entre o programa (instruções) e de dados em tempo de design. Instruções do XAP3 conjunto com o compilador GCC produzida muito alta densidade de código. Isso reduziu o tamanho da memória do programa, o que reduziu o custo unitário chip e reduziu o consumo de energia.
XAP4
Em 2005, mais requisitos do projeto viu um processador de 16-bit novo, o XAP4, projetado para substituir o XAP2 tendo em conta a experiência adquirida em XAP3 e os requisitos em evolução dos projetos ASIC. XAP4 é um, 12000-portão, muito pequena barramento Von Neumann , núcleo de processador de 16 bits capaz de tratar um total de 64 Kbytes de memória para programas, dados e periféricos. Dispõe de alta densidade de código combinado com bom desempenho na região de 50 Dhrystone MIPS quando clock de 80 MHz. XAP4 foi projetado para uso em ASIC ou modernos microcontrolador aplicações capazes de processar dados do mundo real capturadas por um conversor analógico-digital (ADC) ou fontes similares. Palavra inteiro de 16-bit do processador suporta a precisão da maioria dos ADCs sem proceder a sobrecarga de um processador de 32 bits. XAP4 também oferece um caminho de migração dos processadores de 8 bits, tais como 8051 , em aplicações que necessitam de maior desempenho e o tamanho do programa, mas não pode justificar o custo e a sobrecarga de um processador de 32 bits. Os registos XAP4 (todos os 16 bits) são; 8 Uso Geral, Programa Contador, Vector Pointer, bandeiras, INFO, BRKE, 2 Breakpoint. As instruções são XAP4 16 e 32 bits. A cadeia XAP4 compilar é baseado no GNU GCC e Binutils.
XAP5
Desenvolvimento de uma versão estendida desta arquitetura começou em 2006 e resultou na XAP5, que foi anunciada em julho de 2008. XAP5 é um processador de 16-bit com um barramento de endereços de 24 bits tornando-o capaz de programas em execução a partir da memória até 16 MBytes . XAP4 e XAP5 são ambos implementados com um de dois estágios pipeline de instrução , o que maximiza o seu desempenho quando cronometrado em baixas frequências. Este é adaptado às necessidades das pequenas ASICs, baixo consumo de energia, uma vez que minimiza o tamanho do hardware do processador (o núcleo XAP5 usa 18.000-gates), e que se encaixa desenhos que são cronometrados de forma relativamente lenta para reduzir o consumo de energia dinâmica de um ASIC e executar programas directamente a partir de Flash ou memória OTP que tem um tempo de acesso lento. Velocidades de relógio típicas para XAP5 estão na gama de 16-100 MHz num processo de 0,13 . XAP5 tem particulares características de design tornando-o adequado para a execução de programas de flash, incluindo um ponteiro Vector e uma janela Address Translation, que se combinam para permitir a execução no local de programas e deslocalização de programas, independentemente de onde eles são armazenados na memória física. Os registos XAP4 (16 e 24 bit) são; 8 Uso Geral, Programa Contador, Vector Pointer, bandeiras, INFO, BRKE, 4 Breakpoint. As instruções XAP5 são 16, 32 e 48 bits. A cadeia XAP5 compilar é baseado no GNU GCC e Binutils.
XAP6
XAP6 é um processador de 32 bits e foi lançado em 2013. Ele tem o mesmo tipo de arquitetura load-store como o XAP4 e XAP5, mas tem registros de 32 bits e ônibus de 32 bits para dados e endereços. A implementação XAP6a tem três estágios pipeline de instrução . Como todos os processadores XAP, o XAP6 foi otimizado para baixo custo, baixo consumo de energia e de fácil verificação. XAP6 é adaptado para ASICs baixa energia pequenas e minimiza o tamanho do hardware do processador (o núcleo XAP6 utiliza 30.000-portas). Os registos XAP6 (todos os 32 bits) são; 8 Uso Geral, Programa Contador, Vector Pointer, a Global Pointer, bandeiras, INFO, BRKE, 4 Breakpoint. As instruções XAP6 são 16, 32 e 48 bits. A cadeia XAP6 compilar é baseado no GNU GCC e Binutils.
Características
XAP4, XAP5 e XAP6 são todos concebidos com um load-store RISC arquitetura que é complementada com instruções multi-ciclo de multiplicação, divisão, cópia de bloco / loja e função de entrada / saída para a máxima eficiência. Engenheiros Cambridge Consultants' reconheceu a necessidade de esses processadores para executar em tempo real sistemas operacionais capazes de lidar com eventos preventivos e com uma rápida interrupção resposta. Consequentemente, os processadores são projetados com suporte de hardware e conjunto de instruções para os modos operacionais de software protegidos que código de utilizador partição de sistema operacional privilegiada e interrompem código do manipulador. O hardware do processador XAP gerencia as transições de modo e pilha de chamadas em resposta a eventos e esta abordagem garante uma resposta de interrupção rápida e determinista. Os modos de funcionamento protegidos permitir que um sistema em um chip a ser concebido que é um sistema seguro ou confiável e oferece alta disponibilidade .
Os processadores XAP atuais são projetados usando o Verilog descrição de hardware linguagem e fornecido como RTL código pronto para simulação lógica e síntese lógica com um banco de ensaio . Eles são apoiados com ferramentas de desenvolvimento de software Xide Cambridge Consultants' e tecnologia de depuração SIF. Estes processadores e ferramentas permitem a verificação funcional e verificação de software que reduz o risco do projeto, acelera escalas de tempo e reduz o custo de propriedade, especialmente para a engenharia de software.
