XAP procesor - XAP processor
Procesor XAP jest RISC procesor architektura opracowana przez Cambridge Consultants od 1994 roku procesory XAP to rodzina 16-bitowych i 32-bitowych rdzeni, z których wszystkie są przeznaczone do stosowania w układzie scalonym specyficznych dla aplikacji lub ASIC projektowania wiórów. Procesory XAP zostały zaprojektowane do stosowania w mieszanych sygnałów układów scalonych dla czujników lub bezprzewodowych aplikacji, w tym Bluetooth , ZigBee , GPS , RFID lub Near Field Communication żetonów. Zazwyczaj te układy scalone są stosowane w niskich kosztach, produktów wysokiej głośności, które są zasilane z baterii i musi mieć niskie zużycie energii. Istnieją inne zastosowania, w których procesory XAP zostały wykorzystane z dobrym skutkiem, takich jak sieci czujników bezprzewodowych i urządzeń medycznych , pomocy np słuchowych.
XAP mikroprocesor programowy jest realizowane w kilku wersjach na chipie konstrukcyjnych , w tym auto-czasowym obwodu asynchronicznego , 1-o-4 kodowania , w pełni układ synchroniczny i FPGA. To sprawia, że przydatne do dokonywania porównań pomiędzy sprawiedliwe stylach on-chip.
Zawartość
Historia
XAP1
Pierwszy procesor XAP był XAP1, zaprojektowany w 1994 roku i wykorzystywane do wielu projektów bezprzewodowych czujników i ASIC w Cambridge Consultants. To był bardzo mały, 3000-brama, architektura Harvard , procesor 16-bitowy z 16-bitową szyną danych i 18-bitowa magistrala instrukcja przeznaczony do uruchamiania programów zapisanych na chipie pamięć tylko do odczytu lub ROM. Dane i instrukcje zostały skierowane przez każdego oddzielnego 16-bitowej magistrali adresowej .
XAP2
Mocniejszy XAP2 został opracowany i stosowany od roku 1999. Miał również architekturę Harvard i dane 16-bitowe, a ona przyjęła bardziej konwencjonalny 16-bitową szerokość odpowiednią do przechowywania instrukcji programu w technologii Flash lub innych off-chip pamięci. Duże programy zostały umieszczone przez adres 24-bitowej magistrali dla instrukcji i nie było 16-bitowa magistrala danych adres. XAP2 był procesor 12000-brama z obsługą przerwań i łańcuch narzędzi oprogramowania w tym C kompilator i asemblerze XAPASM dla jego asemblerze . XAP2 była również stosowana w ASIC wzorów Cambridge Consultants' i to również do innych firm półprzewodnikowych jako IP-Core lub rdzenia IP .
XAP2 została przyjęta przez trzy Fabless firm półprzewodnikowych , które wyłoniły się z Cambridge Consultants: CSR plc (Cambridge Silicon Radio) jest głównym dostawcą chipów Bluetooth dla telefonów komórkowych i zestawów słuchawkowych; Ember Corporation jest wiodącym dostawcą chipów ZigBee; i Cyan Technologia dostarcza XAP2 z napędem mikrokontrolerów . W konsekwencji, aw połączeniu z innymi licencjobiorców i ASIC projekty Cambridge Consultants', istnieje obecnie ponad miliard (1,000 mln) procesory XAP w użyciu na całym świecie.
XAP3
XAP3 doświadczalny był 32-bitowy procesor zaprojektowany Cambridge Consultants w 2003. Został on zoptymalizowany pod kątem niskich kosztów, niskie implementacjach ASIC energii z wykorzystaniem nowoczesnego CMOS technologii procesów półprzewodnikowych. Zestaw instrukcji została zoptymalizowana dla GNU GCC, aby osiągnąć wysoką gęstość kodu. XAP3 był pierwszym z procesorami Cambridge Consultants' użyć architekturę von Neumanna z logicznie wspólną przestrzeń adresową dla programu i danych. Fizyczna pamięć program mógłby być Flash lub jednorazowa programowalny EPROM lub SRAM. ASIC został uproszczony za pomocą pojedynczego pamięć, w której nie było potrzeby, aby wstępnie ustalić podział między programem (instrukcje) oraz danych w czasie projektowania. Dyspozycja XAP3 za zestaw z kompilatora GCC produkowanego bardzo dużej gęstości kod. Ta zmniejszona wielkość pamięci programu, co zmniejszyło koszt jednostkowy Chip i przyczynia się do zmniejszenia zużycia energii.
XAP4
W 2005 roku, dalsze wymagania projektowe zobaczyłem nowy procesor 16-bitowa, XAP4, mający na celu zastąpić XAP2 biorąc pod uwagę doświadczenie zdobyte na XAP3 i zmieniających się wymagań ASIC wzorów. XAP4 jest bardzo mała, 12000-gate, autobus Von Neumann , 16-bitowy procesor zdolny do adresowania łącznie 64 KB pamięci dla programów, danych i urządzeń peryferyjnych. Oferuje to dużą gęstość kodu w połączeniu z dobrymi wynikami w obszarze 50 dhrystone MIPS przy taktowaniu 80 MHz. XAP4 został zaprojektowany do stosowania w nowoczesnych ASIC lub mikrokontrolera aplikacji zdolnych do przetwarzania danych rzeczywistych przechwycone przez przetwornik analogowo-cyfrowy (ADC) lub podobnych źródeł. 16-bitowa liczba całkowita słowo procesor obsługuje precyzję prowadzenia większości ADC bez obciążania procesora 32-bitowego. XAP4 oferuje ścieżkę migracji z procesorów 8-bitowych, takich jak 8051 , w aplikacjach, które wymagają zwiększonej wydajności i rozmiar programu, ale nie może uzasadniać koszt i obciążenie procesora 32-bitowego. Rejestry XAP4 (wszystkie 16 bity) są; 8 General Purpose, Program Counter, Wektor Pointer, flagi, INFO, BRKE, 2 Breakpoint. Instrukcje XAP4 to 16 i 32-bit. Łańcuch XAP4 kompilacji jest oparty na GNU GCC i Binutils.
XAP5
Rozwój rozszerzonej wersji tej architektury rozpoczęła się w 2006 roku i zaowocowało XAP5, który został ogłoszony w lipcu 2008 roku XAP5 to procesor 16-bitowy z adresem 24-bitowa magistrala czyni ją zdolną do uruchomionych programów z pamięci do 16 MB , XAP4 i XAP5 są realizowane zarówno z dwustopniowym obsługi gazociągu , który maksymalizuje ich wydajność podczas taktowany przy niskich częstotliwościach. To jest dostosowana do wymagań małych, ASIC niskoenergetycznych ponieważ minimalizuje wielkość sprzętowy procesor (rdzeń XAP5 wykorzystuje 18.000 bramek), a to pasuje do wzorów, które są taktowane stosunkowo powoli do zmniejszenia dynamiki konsumpcji energii ASIC i uruchamiania programów bezpośrednio z pamięć flash lub OTP, który ma wolny czas dostępu. Typowe prędkości zegara dla XAP5 są w zakresie od 16 do 100 MHz na proces 0,13 . XAP5 ma szczególne cechy konstrukcyjne dzięki czemu nadaje się do wykonywania programów z pamięci flash w tym Vector wskaźnik i adresu okno tłumaczenia, które łączą, aby umożliwić wykonanie w miejscu programów i przenoszenia programów, niezależnie od tego, gdzie są one przechowywane w pamięci fizycznej. Rejestry XAP4 (16, 24 bit); 8 General Purpose, Program Counter, Wektor Pointer, flagi, INFO, BRKE, 4 Breakpoint. Instrukcje XAP5 jest 16, 32 i 48-bitowej. Łańcuch XAP5 kompilacji jest oparty na GNU GCC i Binutils.
XAP6
XAP6 to procesor 32-bitowy i została uruchomiona w roku 2013. Jest to ten sam rodzaj obciążenia sklepu architektury jako XAP4 i XAP5, ale ma rejestrów 32-bitowych i 32-bitowych dla autobusów danych i adresu. Realizacja XAP6a posiada trójstopniowy instrukcji rurociągu . Podobnie jak wszystkie procesory XAP The XAP6 został zoptymalizowany dla tanich, energooszczędnych i łatwej weryfikacji. XAP6 są dostosowane do małych ASIC niskiej energii i zmniejsza rozmiar sprzętowy procesor (rdzeń XAP6 wykorzystuje 30000 bram). Rejestry XAP6 (wszystkie 32 bity) są; 8 General Purpose, Program Counter, Wektor Pointer, Globalny wskaźnik, flagi, INFO, BRKE, 4 Breakpoint. Instrukcje XAP6 jest 16, 32 i 48-bitowej. Łańcuch XAP6 kompilacji jest oparty na GNU GCC i Binutils.
funkcje
XAP4, XAP5 i XAP6 są zaprojektowane z load-sklepu RISC architektury, która uzupełnia instrukcje multi-rowerowych dla mnożenie, dzielenie, blok kopiowania / sklepu i funkcji wejścia / wyjścia dla maksymalnej wydajności. Inżynierowie Cambridge Consultants' rozpoznał zapotrzebowanie na te procesory do uruchomienia w czasie rzeczywistym systemów operacyjnych zdolnych obsłużyć imprezy poboru oraz z szybkim przerwania reakcji. W rezultacie procesory są zaprojektowane ze sprzętem i obsługą zestawu instrukcji programowych chronionych trybów pracy, które kodują użytkownik partycja z uprzywilejowanego systemu operacyjnego i przerywają kod obsługi. Sprzęt Procesor XAP zarządza przejścia trybu i stosu wywołań w odpowiedzi na zdarzenia i takie podejście zapewnia szybki i deterministyczny odpowiedzi przerwań. Zabezpieczone tryby pracy umożliwiają system-on-a-chip być zaprojektowany, że jest bezpieczny lub godne zaufania systemy i oferuje wysoką dostępność .
Obecne procesory XAP zostały zaprojektowane przy użyciu Verilog Hardware Description Language i dostarczane jako RTL kod gotowy do symulacji logiki i syntezy logicznej z hamowni . Są one obsługiwane przez oprogramowanie xide narzędzi programistycznych Cambridge Consultants' i techniki debugowania FUS. Te procesory i narzędzia umożliwiają funkcjonalny weryfikacji i weryfikacji oprogramowania , która zmniejsza ryzyko projektu, przyspiesza skalach czasowych i tnie koszty eksploatacji, szczególnie dla inżynierii oprogramowania.
