XAP-prosessori - XAP processor
XAP prosessori on RISC- prosessorin arkkitehtuuri kehittänyt Cambridge Consultants vuodesta 1994. XAP prosessorit ovat perheen 16-bittinen ja 32-bittinen ytimiä, jotka kaikki on tarkoitettu käytettäväksi ASIC tai ASIC- siru suunnittelu. XAP prosessorit on suunniteltu käytettäväksi mixed-signaali integroituja piirejä varten anturi tai langattomia sovelluksia, kuten Bluetooth , ZigBee , GPS , RFID tai Near Field Communication pelimerkkejä. Tyypillisesti näitä integroituja piirejä käytetään edullisissa, suurissa määrissä tuotteissa, jotka ovat akkukäyttöisiä ja joiden energiankulutuksen on oltava alhainen. On myös muita sovelluksia, joissa XAP-prosessoreita on käytetty hyväksi, kuten langattomia anturiverkkoja ja lääketieteellisiä laitteita , esimerkiksi kuulolaitteita.
Pehmeä XAP- mikroprosessori on toteutettu useilla siru-suunnittelutyyleillä , mukaan lukien itseajastunut asynkroninen piiri , 1-4 koodaus , täysin synkroninen piiri ja FPGA. Tästä on hyötyä tasapuolisten vertailujen tekemisessä siru-suunnittelutyylien välillä.
Sisällys
Historia
XAP1
Ensimmäinen XAP-prosessori oli XAP1, joka oli suunniteltu vuonna 1994 ja jota käytettiin useissa langattomien ja anturien ASIC-projekteissa Cambridge Consultantsissa. Se oli erittäin pieni, 3 000-portin Harvard-arkkitehtuuri , 16-bittinen prosessori, jossa oli 16-bittinen dataväylä ja 18-bittinen ohjeväylä, joka oli tarkoitettu piirien vain luku -muistiin tai ROM-levyyn tallennettujen ohjelmien ajamiseen . Tietoja ja ohjeita käsiteltiin kukin erillisellä 16-bittisellä osoiteväylällä .
XAP2
Tehokkaampaa XAP2: ta kehitettiin ja sitä käytettiin vuodesta 1999. Siinä oli myös Harvard-arkkitehtuuri ja 16-bittinen data, ja se käytti tavanomaisempaa 16-bittistä käskyleveyttä, joka soveltuu ohjelman tallennukseen Flashissä tai muissa muissa kuin siruissa. Suuriin ohjelmiin mahtui 24-bittinen osoiteväylä ohjeita varten ja dataa varten oli 16-bittinen osoiteväylä. XAP2 oli 12000-portti prosessori tukee keskeyttää ja työkalu ketju, joka sisältää C- kääntäjä ja XAPASM assembler sen konekielellä . XAP2: ta käytettiin myös Cambridge Consultantsin ASIC-suunnittelussa ja sitä toimitettiin myös muille puolijohdeyhtiöille puolijohdeominaisuuksina tai IP-ytiminä .
XAP2: n hyväksyivät kolme Cambridge Consultantsista nousseen fabless-puolijohdeyritystä : CSR plc (Cambridge Silicon Radio) on matkapuhelimien ja kuulokkeiden Bluetooth-sirujen päätoimittaja; Ember Corporation on johtava ZigBee-sirujen toimittaja; ja Cyan Technology toimittaa XAP2-käyttöisiä mikrokontrollereita . Seurauksena on, että yhdessä muiden lisenssinhaltijoiden ja Cambridge Consultants ASIC -projektien kanssa on yli miljardi (1 000 miljoonaa) XAP-prosessoria käytössä maailmanlaajuisesti.
XAP3
XAP3 oli kokeellinen 32-bittinen prosessori, jonka Cambridge Consultants suunnitteli vuonna 2003. Se on optimoitu edullisiin ja vähän energiaa kuluttaviin ASIC-toteutuksiin käyttämällä nykyaikaisia CMOS- puolijohdeprosessitekniikoita. Ohjejoukko optimoitiin GNU GCC: lle korkean kooditiheyden saavuttamiseksi. XAP3 oli ensimmäinen Cambridge Consultantsin prosessoreista, joka käytti Von Neumann -arkkitehtuuria, jossa oli loogisesti jaettu osoitetila ohjelmalle ja datalle. Fyysinen ohjelmamuisti voi olla Flash tai kertaluonteinen ohjelmoitava EPROM tai SRAM. ASIC-suunnittelua yksinkertaistettiin käyttämällä yhtä muistia, jossa ei ollut tarpeen ennalta määrittää jakautumista ohjelman (ohjeet) ja datan välillä suunnitteluaikana. GCC-kääntäjällä varustettu XAP3: n käskyjoukko tuotti erittäin suuren kooditiheyden. Tämä pienensi ohjelmamuistin kokoa, mikä pienensi siruyksikkökustannuksia ja energiankulutusta.
XAP4
Vuonna 2005 hankkeen lisävaatimuksissa uusi 16-bittinen prosessori, XAP4, suunniteltiin korvaamaan XAP2: n ottaen huomioon XAP3: sta saatu kokemus ja ASIC-mallien muuttuvat vaatimukset. XAP4 on erittäin pieni, 12 000 portin, Von Neumann -väylä , 16-bittinen prosessoriydin, joka kykenee osoittamaan yhteensä 64 kt tavua muistia ohjelmille, datalle ja oheislaitteille. Se tarjoaa suuren kooditiheyden yhdistettynä hyvään suorituskykyyn alueella 50 Dhrystone MIPS, kun kellotaajuus on 80 MHz. XAP4 on suunniteltu käytettäväksi nykyaikaisissa ASIC- tai mikro- ohjainsovelluksissa, jotka pystyvät käsittelemään analogisen digitaalimuuntimen (ADC) tai vastaavien lähteiden kaapattua reaalimaailman tietoa . Suorittimen 16-bittinen kokonaisluku tukee useimpien ADC-tarkkuuksien tarkkuutta kantamatta 32-bittisen prosessorin yläpuolella. XAP4 tarjoaa myös siirtotien 8-bittisiltä prosessoreilta, kuten 8051 , sovelluksissa, jotka tarvitsevat parempaa suorituskykyä ja ohjelman kokoa, mutta eivät pysty perustelemaan 32-bittisen prosessorin kustannuksia ja yleiskustannuksia. XAP4-rekisterit (kaikki 16-bittiset) ovat; 8 Yleiskäyttöinen, ohjelmalaskuri, vektoriosoitin, LIPUT, INFO, BRKE, 2 murtopistettä. XAP4-ohjeet ovat 16- ja 32-bittisiä. XAP4-käännösketju perustuu GNU GCC: hen ja Binutiliin.
XAP5
Tämän arkkitehtuurin laajennetun version kehittäminen aloitettiin vuonna 2006, ja sen tuloksena oli XAP5, joka julkistettiin heinäkuussa 2008. XAP5 on 16-bittinen prosessori, jossa on 24-bittinen osoiteväylä, joten se pystyy suorittamaan ohjelmia muistista 16 megatavuun saakka. . XAP4 ja XAP5 ovat molemmat toteutettu kahdessa vaiheessa käskyn putki , joka maksimoi niiden suorituskykyä, kun kellotetaan matalilla taajuuksilla. Tämä on räätälöity pienten, vähän energiaa kuluttavien ASIC-laitteiden vaatimuksiin, koska se minimoi prosessorin laitteistokoko (XAP5-ydin käyttää 18 000 porttia), ja se sopii malleihin, joiden kellotaajuus on suhteellisen hidas vähentämään ASIC: n dynaamista virrankulutusta ja suorittamaan ohjelmia suoraan Flash- tai OTP-muisti, jonka käyttöaika on hidas. XAP5: n tyypilliset kellonopeudet ovat välillä 16 - 100 MHz 0,13-prosessissa . XAP5: llä on erityisiä suunnitteluominaisuuksia, jotka tekevät siitä soveltuvan ohjelmien suorittamiseen Flashiltä, mukaan lukien vektoriosoitin ja osoitteenmuutosikkuna, jotka mahdollistavat ohjelmien suorittamisen paikalla ja ohjelmien siirtämisen riippumatta siitä, missä ne tallennetaan fyysiseen muistiin. XAP4-rekisterit (16 ja 24-bittiset) ovat; 8 Yleiskäyttöinen, ohjelmalaskuri, vektoriosoitin, LIPUT, INFO, BRKE, 4 raja-arvo. XAP5-ohjeet ovat 16, 32 ja 48-bittisiä. XAP5-käännösketju perustuu GNU GCC: hen ja Binutiliin.
XAP6
XAP6 on 32-bittinen prosessori, joka lanseerattiin vuonna 2013. Siinä on samantyyppinen load-store-arkkitehtuuri kuin XAP4: llä ja XAP5: llä, mutta siinä on 32-bittiset rekisterit ja 32-bittiset väylät dataa ja osoitetta varten. XAP6a täytäntöönpano on kolmivaiheinen opetusta putki . Kuten kaikki XAP-prosessorit, XAP6 on optimoitu edullisiksi, vähän energiaa ja helpoksi todentamiseksi. XAP6 on räätälöity pienille vähän energiaa kuluttaville ASIC-laitteille ja minimoi prosessorin laitteistokoko (XAP6-ydin käyttää 30 000 porttia). XAP6-rekisterit (kaikki 32-bittiset) ovat; 8 Yleiskäyttöinen, ohjelmalaskuri, vektoriosoitin, globaali osoitin, LIPUT, INFO, BRKE, 4 raja-arvo. XAP6-ohjeet ovat 16, 32 ja 48-bittisiä. XAP6-käännösketju perustuu GNU GCC: hen ja Binutiliin.
ominaisuudet
XAP4, XAP5 ja XAP6 on suunniteltu kuorma-kaupan RISC- arkkitehtuurilla, jota on täydennetty monisykliohjeilla kertolaskua, jakoa, lohkokopiota / tallennusta ja toiminnon syöttöä / poistumista varten maksimaalisen tehokkuuden saavuttamiseksi. Cambridge Consultantsin insinöörit tunnustivat vaatimuksen näiden prosessorien käyttävän reaaliaikaisia käyttöjärjestelmiä, jotka pystyvät käsittelemään ennalta ehkäiseviä tapahtumia ja joilla on nopea keskeytymisvaste . Tämän seurauksena prosessorit on suunniteltu laitteisto- ja ohjejoukkotukilla suojatuille ohjelmistotoimintamoodeille, jotka osittavat käyttäjäkoodin etuoikeutetusta käyttöjärjestelmästä ja keskeyttävät käsittelijän koodin. XAP-prosessorilaitteisto hallitsee tilansiirtymät ja puhelupinon vastauksena tapahtumiin, ja tämä lähestymistapa varmistaa nopean ja deterministisen keskeytymisvasteen. Suojatut toimintatavat antavat mahdollisuuden suunnitella sirulle suunniteltu järjestelmä, joka on turvallinen tai luotettava ja tarjoaa korkeaa käytettävyyttä .
Nykyisen XAP prosessorit on suunniteltu käyttäen Verilog laitteiston kuvaus kieli ja annetaan RTL koodi valmis logiikan simulointia ja logiikka synteesi kanssa testipenkissä . Niitä tuetaan Cambridge Consultantsin xIDE-ohjelmistokehitystyökaluilla ja SIF-debug-tekniikalla. Nämä prosessorit ja työkalut mahdollistavat toiminnallisen todentamisen ja ohjelmistojen todentamisen, mikä vähentää projektiriskiä, nopeuttaa aikatauluja ja vähentää omistamiskustannuksia, etenkin ohjelmistosuunnittelussa.
