XAP processor - XAP processor
De XAP processor is een RISC processor architectuur ontwikkeld door Cambridge Consultants sinds 1994. XAP processors zijn een familie van 16-bits en 32-bits kernen, die zijn bestemd voor gebruik in een toepassingsspecifieke geïntegreerde schakeling of ASIC- chip ontwerp. XAP processors zijn ontworpen voor gebruik in mixed-signal geïntegreerde schakelingen voor sensoren of draadloze toepassingen zoals Bluetooth , ZigBee , GPS , RFID of Near Field Communication chips. Typisch deze geïntegreerde schakelingen worden gebruikt in lage kosten, hoog volume producten die op batterijen zijn en moeten een laag energieverbruik hebben. Er zijn ook andere toepassingen waarbij XAP processors zijn gebruikt om goed effect, zoals draadloze sensornetwerken en medische hulpmiddelen , zoals hoortoestellen.
De XAP zachte microprocessor is uitgevoerd op verschillende on-chip ontwerp stijlen , waaronder eigen tijdbepaling asynchrone schakeling , 1-van-4 coderen , volledig synchronisatieschakeling en FPGA. Dit maakt het nuttig zijn voor het maken van eerlijke vergelijkingen tussen on-chip ontwerp stijlen.
Inhoud
Geschiedenis
XAP1
De eerste processor XAP was XAP1, in 1994 ontworpen en gebruikt voor een aantal draadloze en sensor ASIC projecten Cambridge Consultants. Het was een kleine, 3000-poort, Harvard architectuur , 16-bit processor met een 16-bits databus en een 18-bits instructie bus bestemd voor het uitvoeren van programma's die in on-chip -dood geheugen of ROM. Gegevens en aanwijzingen werden elk aangepakt door afzonderlijke 16-bit adres bus .
XAP2
Een krachtigere XAP2 ontwikkeld en gebruikt vanaf 1999. Het had ook een Harvard-architectuur en 16-bit data, en keurt een conventionele 16-bits instructie breedte geschikt voor programmageheugen in flash of andere off-chip geheugen. Grote programma's werden opgevangen door een 24-bits adres bus voor instructies en er was een 16-bit adres bus voor data. XAP2 een 12000-processor poort met ondersteuning voor interrupts en software tool keten met een C -compiler en assembler XAPASM voor zijn assembleertaal . XAP2 werd ook gebruikt in ASIC ontwerpen Cambridge Consultants' en het werd ook verstrekt aan andere halfgeleiders bedrijven als halfgeleider intellectueel eigendom kern , of IP-kern .
XAP2 werd goedgekeurd door drie fabless semiconductor bedrijven die zijn voortgekomen uit Cambridge Consultants: CSR plc (Cambridge Silicon Radio) is de belangrijkste leverancier van Bluetooth-chips voor mobiele telefoons en headsets; Ember Corporation is een toonaangevende leverancier van ZigBee chips; en Cyan Technology levert XAP2 aangedreven microcontrollers . Als gevolg hiervan, en gecombineerd met andere licentiehouders en Cambridge Consultants' ASIC-projecten, zijn er nu meer dan een miljard (1000 miljoen) XAP processors in wereldwijd gebruik.
XAP3
XAP3 was een experimentele 32-bit processor ontworpen bij Cambridge Consultants in 2003 werd geoptimaliseerd voor lage kosten, lage energie ASIC implementaties gebruiken moderne CMOS halfgeleidende procestechnieken. De instructieset is geoptimaliseerd voor GNU GCC hoge codedichtheid bereiken. De XAP3 was de eerste van processors Cambridge Consultants' om een gebruik van Von Neumann architectuur met een logisch gedeelde adresruimte voor het Programma en Data. De fysieke programma geheugen zou kunnen zijn Flash of eenmalige programmeerbaar EPROM of SRAM. ASIC-ontwerp werd vereenvoudigd door het gebruik van een enkel geheugen waar er geen noodzaak om vooraf te bepalen de splitsing tussen Program (instructies) en Data in de ontwerpfase. De XAP3's instructieset met de GCC compiler produceerde zeer hoge codedichtheid. Dit verminderde de omvang van het programmageheugen, waarbij de chip eenheidskosten verminderd verkleinde energieverbruik.
XAP4
In 2005, nadere eisen project zag een nieuwe 16-bit processor, de XAP4, ontworpen om de XAP2 rekening houdend met de ervaring vervangt opgedaan op XAP3 en de veranderende eisen van ASIC ontwerpen. XAP4 is een klein, 12.000-poort, Von Neumann bus , 16-bit processor kern kan worden geboden aan een totaal van 64 Kbyte geheugen voor programma's, gegevens en randapparatuur. Het biedt een hoge dichtheidstromingen gecombineerd met een goede prestatie in het gebied van 50 Dhrystone MIPS wanneer geklokt op 80 MHz. XAP4 is ontworpen voor gebruik in moderne ASIC of microcontroller toepassingen kan verwerken real-world data door middel van een gevangen analoog naar digitaal converter (ADC) of vergelijkbare bronnen. De processor 16-bit integer woorden ondersteunt nauwkeuriger dan de meeste ADCs zonder dat de overhead van een 32-bit processor. XAP4 biedt ook een migratiepad van 8-bit processors, zoals de 8051 , in toepassingen die betere prestaties en afmeting van het programma nodig, maar kunnen de kosten en overhead van een 32-bits processor niet rechtvaardigen. De XAP4 registers (alle 16-bits) zijn; 8 General Purpose, Program Counter, Vector Pointer, vlaggen, INFO, BRKE, 2 Breakpoint. De XAP4 instructies 16 en 32-bit. De XAP4 compileren keten is gebaseerd op GNU GCC en Binutils.
XAP5
Ontwikkeling van een uitgebreide versie van deze architectuur begon in 2006 en resulteerde in de XAP5, die in juli 2008 XAP5 werd aangekondigd is een 16-bit processor met een 24-bit adres bus, waardoor het in staat is het uitvoeren van programma's uit het geheugen tot 16 MByte . XAP4 en XAP5 zijn beide uitgevoerd met een tweetraps instructie pijplijn , die hun prestaties maximaliseert wanneer geklokt bij lage frequenties. Dit is afgestemd op de behoeften van kleine, energiezuinige ASIC's als het minimaliseert processor hardware grootte (de XAP5 kern maakt gebruik van 18.000-poorten), en het past ontwerpen die relatief langzaam worden geklokt op een ASIC dynamische stroomverbruik te beperken en programma's rechtstreeks van Flash of OTP geheugen dat een trage toegang tijd heeft. Typische kloksnelheden te XAP5 in het traject van 16-100 MHz op een 0,13 proces . XAP5 heeft bijzondere design features waardoor het geschikt is voor het uitvoeren van programma's Flash, waaronder een Vector Pointer en een Address Translation Window, die samen in-place uitvoering van programma's en verplaatsing van programma's mogelijk te maken, ongeacht waar ze zijn opgeslagen in het fysieke geheugen. De XAP4 registers (16 en 24 bits) zijn; 8 General Purpose, Program Counter, Vector Pointer, vlaggen, INFO, BRKE, 4 Breakpoint. XAP5 de instructies 16, 32 en 48-bit. De XAP5 compileren keten is gebaseerd op GNU GCC en Binutils.
XAP6
XAP6 is een 32-bit processor en is geïntroduceerd in 2013. Het heeft dezelfde soort lading-store architectuur als XAP4 en XAP5, maar heeft 32-bits registers en 32-bit bus voor data- en adresbus. De implementatie XAP6a heeft een drie-traps instructie pijplijn . Net als alle XAP-processors, is de XAP6 geoptimaliseerd voor low-cost, low-energie en gemakkelijke verificatie. XAP6 is op maat gemaakt voor kleine energiezuinige ASIC's en minimaliseert processor hardware grootte (de XAP6 kern maakt gebruik van 30.000-poorten). De XAP6 registers (alle 32-bits) zijn; 8 General Purpose, Program Counter, Vector Pointer, Global Pointer, vlaggen, INFO, BRKE, 4 Breakpoint. XAP6 de instructies 16, 32 en 48-bit. De XAP6 compileren keten is gebaseerd op GNU GCC en Binutils.
Kenmerken
XAP4, XAP5 en XAP6 zijn ontworpen met een lading-store RISC architectuur die is aangevuld met multi-cycle instructies vermenigvuldigen, delen blokkopie / opslag en functie entry / exit voor maximale efficiëntie. Ingenieurs van Cambridge Consultants' erkende de eis voor deze processors uit te voeren real-time operating systemen staat de behandeling van pre-emptive events en met een snelle interrupt reactie. Bijgevolg de processors zijn ontworpen hardware en instructieset ondersteuning voor beveiligde programmatuur bedrijfsmodi die partitie gebruikerscode bevoorrechte besturingssysteem en interrupt handler code. De XAP processorhardware beheert de functiewissels en call-stack als reactie op gebeurtenissen en deze benadering zorgt voor een snelle en deterministische interrupt reactie. De beschermde modi zorgen voor een systeem op een chip te ontwerpen, dat is een veilig en betrouwbaar systeem en biedt een hoge beschikbaarheid .
De huidige XAP processors zijn ontworpen met de Verilog hardwarebeschrijvingstaal en geleverd als RTL code gereed voor logische simulatie en logische synthese met een testbank . Zij worden ondersteund door Cambridge Consultants' XIDE ontwikkeling van software tools en SIF debug-technologie. Deze processors en tools kunnen functionele controle en software verificatie dat het project risico vermindert, versnelt de time-schalen en verlaagt kosten van eigendom, met name voor software engineering.
