Avancerad mikrokontrollerbussarkitektur
ARMs Advanced Microcontroller Bus Architecture (AMBA) är en öppen standard för krav på sammankoppling på chip för att ansluta och driva funktionsblock i system-on-a-chip (SoC) design. Det underlättar utvecklingen av multiprocessordesigner med ett stort antal kontroller och kringutrustning. Trots namnet har AMBA från starten haft en räckvidd som sträcker sig långt utanför gränserna för mikrokontrollerenheter. Idag används AMBA flitigt i ett antal ASIC- och SoC-delar, inklusive applikationsprocessorer som används i dagens små bärbara enheter som smartphones . AMBA är ett registrerat varumärke som tillhör ARM Ltd. [ett]
AMBA introducerades till ARM 1996. De första AMBA-bussarna var Advanced System Bus (ASB) och Advanced Peripheral Bus (APB). I sin andra iteration, AMBA 2 1999, lade ARM till AMBA High-performance Bus (AHB) med ett enda klockflanksprotokoll. 2003 introducerade ARM den tredje generationen, AMBA 3, som inkluderade Advanced Extensible Interface (AXI) för ännu bättre sammankopplingsprestanda och Advanced Trace Bus (ATB) som en del av CoreSights felsöknings- och chipspårningslösning. 2010 infördes AMBA 4-krav, med början AMBA 4 AXI4, sedan 2011 [2] med en förlängning av systemets sammanhängande bredd genom AMBA 4 ACE. 2013 [3] introducerades AMBA 5 CHI-kraven (Coherent Hub Interface) med ett omdesignat höghastighetstransportlager och funktioner utformade för att minska trängseln.
Idag är dessa protokoll de facto standarden för inbäddade processorer eftersom de är väldokumenterade och kan användas utan royalty.
Utvecklingsmetoder
En viktig egenskap hos en SoC är inte bara vilka byggstenar den innehåller, utan också hur de är anslutna. AMBA är en lösning för interaktion av block med varandra.
AMBA-kraven syftar till:
- underlätta utvecklingen av inbäddade mikrokontrollerprodukter för första gången med en eller flera CPU:er, GPU:er eller signalhanterare,
- vara tekniskt oberoende och tillåta återanvändning av IP-kärnor , kringutrustning och systemmakroceller i olika IC-processer,
- uppmuntra modulär systemutveckling för att förbättra processoroberoendet och utveckla återanvändbara kringutrustning och system-IP-bibliotek
- minimera kiselinfrastrukturen samtidigt som hög prestanda och låg förbrukning på chipet bibehålls.
AMBA-protokollkrav
AMBA-kraven definierar interconnect-standarden på chip för utveckling av högpresterande inbyggda mikrokontroller. Det stöds av ARM Limited med brett deltagande över branschen.
AMBA 5-kraven definierar följande bussar/förhållanden:
- Avancerad högpresterande buss (AHB5, AHB-Lite)
- CHI Coherent Hub Interface (CHI) [3]
AMBA 4-kraven definierar följande bussar/förhållanden:
- AXI Coherency Extensions (ACE) - används ofta i de senaste ARM Cortex-A-processorerna, inklusive Cortex-A7 och Cortex-A15
- AXI Coherency Extensions Lite (ACE-Lite)
- Advanced Extensible Interface 4 (AXI4)
- Advanced Extensible Interface 4 Lite (AXI4-Lite)
- Advanced Extensible Interface 4 Stream (AXI4-Stream v1.0)
- Advanced Trace Bus (ATB v1.1)
- Advanced Peripheral Bus (APB4 v2.0)
AMBA 3-kraven definierar fyra bussar/relationer:
- Advanced Extensible Interface (AXI3 eller AXI v1.0) - används ofta i ARM Cortex-A-processorer, inklusive Cortex-A9
- Advanced High Performance Bus Lite (AHB-Lite v1.0)
- Advanced Peripheral Bus (APB3 v1.0)
- Advanced Trace Bus (ATB v1.0)
AMBA 2-kraven definierar tre bussar/relationer:
- Advanced High-performance Bus (AHB) - används ofta i konstruktioner baserade på ARM7, ARM9 och ARM Cortex-M
- Advanced System Bus (ASB)
- Advanced Peripheral Bus (APB2 eller APB)
AMBA-kraven (version 1) definierar två bussar/relationer:
- Advanced System Bus (ASB)
- Advanced Peripheral Bus (APB)
Funktioner av fördröjningar och spänningsnivåer på bussen dikterar inga krav.
AXI Coherency Extensions (ACE och ACE-Lite)
ACE , definierad som en del av AMBA 4-kraven, utökar AXI med ytterligare ett sätt att signalera breda koherensöverföringar. [4] Denna koherensfunktion tillåter flera processorer att dela minne och inkluderar teknologier som ARM:s big.LITTLE -behandling . ACE -Lite- protokollet möjliggör enkelriktad eller på annat sätt IO-koherens, såsom nätverkssammankoppling, som [endast] kan läsa från helt koherenta ACE-processorcacher.
Advanced eXtensible Interface (AXI)
AXI , den tredje generationen av AMBA-interconnect, definierad i AMBA 3-kraven, syftar till att utveckla högpresterande, högfrekventa media och inkluderar funktioner som gör den lämplig för höghastighetssubmikronsammankopplingar:
- separata adress-/kontroll- och datafaser
- stöd för ojusterade dataöverföringar med byte-strober
- paketbaserade överföringar, med endast startadressen angiven
- utfärdar flera externa adresser med oordnade svar
- enkel att lägga till registersteg för att säkerställa nära förseningar.
Advanced High Performance Bus (AHB)
AHB är ett protokoll som introducerats i Advanced Microcontroller Bus Architecture 2-varianten publicerad av ARM Ltd.
Förutom den tidigare implementeringen har den följande funktioner:
- många bussbredder (64/128/256/512/1024 bitar).
En enkel AHB-överföring innehåller en adressfas och en datafasföljd (inga väntetillstånd: endast två busscykler). Åtkomst till målenheten styrs via MUX (inget Z-lager), vilket identifierar åtkomst till bussen för en värd åt gången.
AHB-Lite är en underart av AHB som formellt definieras av standarden AMBA 3. Denna underart förenklar utvecklingen av singelmasterbussar.
Advanced Peripheral Bus (APB)
APB är designat för att få tillgång till långsam (låg hastighet) kontroll, såsom gränssnitt med register i systemets periferi. Liksom AHB har denna buss adress- och datafaser, men en kraftigt reducerad, okomplicerad lista av signaler (inga ts, till exempel).
AMBA-produkter
AMBA Products IP Synthesizable Core ( IP )-familjen är licensierad från ARM Limited , som implementerar en digital buss på SoC för att effektivt flytta och lagra data med hjälp av kraven i AMBA-protokollet. AMBA-familjen inkluderar AMBA Network Interconnect (CoreLink NIC-400), Cache Coherent Interconnect (CoreLink CCI-500) SDRAM - minneskontroller (CoreLink DMC-400), DMA -kontroller (CoreLink DMA-230, DMA-330), nivå 2 cachekontroller (L2C-310), etc.
Ett antal tillverkare använder AMBA-bussar för icke-ARM-utveckling. Som ett exempel använder Infineon AMBA-bussen för ADM5120 SoC baserat på MIPS-arkitekturen .
Rivals
- Wishbone av OpenCores - gratis och öppen bussarkitektur (tidigare från Silicore)
- IBMs CoreConnect - bussteknik , som används i IBM Power Architectures inbyggda produkter , såväl som många andra SoC -liknande produkter med Xilinx MicroBlaze eller liknande kärnor
- IPBus från IDT
- Avalon är en proprietär systembuss från Altera för användning i deras Nios II SoCs [5]
- Open Core Protocol (OCP) från Accellera
- AMD :s HyperTransport (HT) (även om detta är en off-chip, inte on-chip buss)
- QuickPath Interconnect (QPI) från Intel (även om detta är en off-chip, inte on-chip buss)
- virtuell delning av PICC är gratis och öppen källkod
Se även
- Funktionsspecifikation
- Mästare/slav (teknik)
Länkar
- ↑ AMBA Trademark License, http://arm.com/about/trademarks/arm-trademark-list/AMBA-trademark.php Arkiverad 5 juni 2016 på Wayback Machine
- ↑ Nya AMBA 4-krav Optimera koherens för heterogena multi-Core SoCs, http://www.arm.com/about/newsroom/new-amba-4-specification-optimizes-coherency-for-heterogeneous-multicore-socs.php Arkiverad från 17 september 2016 på Wayback Machine
- ↑ 1 2 ARM tillkännager AMBA 5 CHI Requirements to Enable High-Performance, High-Scalability Single-Chip Technology, http://www.arm.com/about/newsroom/arm-announces-amba-5-chi-specification-to -enable-high- performance-highly-scalable-system-on-chip.php Arkiverad 20 november 2017 på Wayback Machine
- ↑ Kriouile, A., & Serwe, W. (2013). Formell studie av ACE-krav för koherent single-chip cache. I Formella metoder för att kräva industrianläggningar (s. 108-122). Springer Berlin Heidelberg., ISBN 978-3-642-41010-9
- ↑ Avalon . Hämtad 17 juni 2018. Arkiverad från originalet 1 mars 2015.
Länkar
- AMBA-specifikationens hemsida — av ARM
- AMBA av ARM
- AMBA-dokumentation — från ARM
