Avanceret mikrocontroller-busarkitektur

ARMs Advanced Microcontroller Bus Architecture (AMBA) er en åben standard for on-chip interconnect-krav til tilslutning og kørsel af funktionelle blokke i system-on-a-chip (SoC) design. Det letter udviklingen af ​​multiprocessordesign med et stort antal controllere og perifere enheder. På trods af navnet har AMBA fra starten haft et omfang, der strækker sig langt ud over grænserne for mikrocontrollerenheder. I dag er AMBA meget udbredt i en række ASIC- og SoC-dele, herunder applikationsprocessorer, der bruges i nutidens små bærbare enheder som smartphones . AMBA er et registreret varemærke tilhørende ARM Ltd.

AMBA blev introduceret til ARM i 1996. De første AMBA busser var Advanced System Bus (ASB) og Advanced Peripheral Bus (APB). I sin anden iteration, AMBA 2 i 1999, tilføjede ARM AMBA High-performance Bus (AHB) med en enkelt clock edge protokol. I 2003 introducerede ARM den tredje generation, AMBA 3, som inkluderede Advanced Extensible Interface (AXI) for endnu større sammenkoblingsydelse og Advanced Trace Bus (ATB) som en del af CoreSights fejlfindings- og chipsporingsløsning. I 2010 blev AMBA 4 krav indført, startende med AMBA 4 AXI4, derefter i 2011 med en udvidelse af systemets sammenhængende bredde gennem AMBA 4 ACE. I 2013 blev AMBA 5 CHI-kravene (Coherent Hub Interface) introduceret med et redesignet højhastighedstransportlag og funktioner designet til at reducere overbelastning.

I dag er disse protokoller de facto standarden for indlejrede processorer, fordi de er veldokumenterede og kan bruges uden royalty.

Udviklingstilgange

En vigtig egenskab ved en SoC er ikke kun, hvilke byggeklodser den indeholder, men også hvordan de er forbundet. AMBA er en løsning til interaktion af blokke med hinanden.

AMBA-krav er rettet mod:

• at lette udviklingen af ​​indlejrede mikrocontrollerprodukter til rigtig første gang med en eller flere CPU'er, GPU'er eller signalhandlere,
• være teknologisk uafhængig, hvilket muliggør genbrug af IP-kerner , periferiudstyr og systemmakroceller i forskellige IC-processer,
• tilskynde til modulær systemudvikling for at forbedre processoruafhængighed og udvikle genanvendelige periferi- og system-IP-biblioteker
• minimere siliciuminfrastruktur, samtidig med at høj ydeevne og lavt on-chip-forbrug bevares.

AMBA-protokolkrav

AMBA-kravene definerer on-chip-sammenkoblingsstandarden for udvikling af højtydende indlejrede mikrocontrollere. Det er støttet af ARM Limited med bred deltagelse på tværs af industrien.

AMBA 5-kravene definerer følgende busser/forhold:

• Avanceret højtydende bus (AHB5, AHB-Lite)
• CHI Coherent Hub Interface (CHI)

AMBA 4-kravene definerer følgende busser/forhold:

• AXI Coherency Extensions (ACE) - meget brugt i de nyeste ARM Cortex-A-processorer, herunder Cortex-A7 og Cortex-A15
• AXI Coherency Extensions Lite (ACE-Lite)
• Advanced Extensible Interface 4 (AXI4)
• Advanced Extensible Interface 4 Lite (AXI4-Lite)
• Advanced Extensible Interface 4 Stream (AXI4-Stream v1.0)
• Advanced Trace Bus (ATB v1.1)
• Avanceret perifer bus (APB4 v2.0)

AMBA 3-kravene definerer fire busser/forhold:

• Advanced Extensible Interface (AXI3 eller AXI v1.0) - meget brugt i ARM Cortex-A-processorer, inklusive Cortex-A9
• Advanced High Performance Bus Lite (AHB-Lite v1.0)
• Avanceret perifer bus (APB3 v1.0)
• Advanced Trace Bus (ATB v1.0)

AMBA 2-kravene definerer tre busser/forhold:

• Advanced High-performance Bus (AHB) - meget brugt i design baseret på ARM7, ARM9 og ARM Cortex-M
• Advanced System Bus (ASB)
• Avanceret perifer bus (APB2 eller APB)

AMBA-kravene (version 1) definerer to busser/forhold:

• Advanced System Bus (ASB)
• Advanced Peripheral Bus (APB)

Funktioner af forsinkelser og spændingsniveauer på bussen dikterer ikke krav.

AXI Coherency Extensions (ACE og ACE-Lite)

ACE , defineret som en del af AMBA 4-kravene, udvider AXI med et ekstra middel til at signalere bred kohærenstransmissioner. Denne sammenhængsfacilitet gør det muligt for flere processorer at dele hukommelse og inkluderer teknologier som ARMs big.LITTLE -behandling . ACE-Lite- protokollen muliggør ensrettet eller på anden måde IO-kohærens, såsom netværksforbindelse, som [kun] kan læse fra fuldt kohærente ACE-processorcaches.

Advanced eXtensible Interface (AXI)

AXI , den tredje generation af AMBA-sammenkobling, defineret i AMBA 3-kravene, er rettet mod at udvikle højtydende, højfrekvente medier og inkluderer funktioner, der gør den velegnet til højhastigheds-submikronforbindelser:

• separate adresse-/kontrol- og datafaser
• understøttelse af ujusterede dataoverførsler ved hjælp af byte-strober
• pakkebaserede transmissioner, hvor kun startadressen er angivet
• udstedelse af flere eksterne adresser med uordnede svar
• let at tilføje registertrin for at sikre tætte forsinkelser.

Advanced High Performance Bus (AHB)

AHB  er en protokol introduceret i Advanced Microcontroller Bus Architecture 2-varianten udgivet af ARM Ltd.

Ud over den tidligere implementering har den følgende funktioner:

• mange busbredder (64/128/256/512/1024 bit).

En simpel AHB-overførsel indeholder en adressefase og en datafase-undersekvens (ingen ventetilstande: kun to buscyklusser). Adgang til målenheden styres via MUX (ingen Z-lag), hvilket genkender adgangen til bussen for én vært ad gangen.

AHB-Lite  er en underart af AHB formelt defineret af standarden AMBA 3. Denne underart forenkler udvikling af single-master bus.

Advanced Peripheral Bus (APB)

APB er designet til at få adgang til langsom (lav hastighed) kontrol, såsom grænseflade med registre i systemets periferi. Ligesom AHB har denne bus adresse- og datafaser, men en stærkt reduceret, ukompliceret liste af signaler (ingen ts, for eksempel).

AMBA-produkter

AMBA Products IP Synthesizable Core ( IP )-familien er licenseret fra ARM Limited , som implementerer en digital bus på SoC'en til effektivt at flytte og lagre data ved hjælp af kravene i AMBA-protokollen. AMBA-familien inkluderer AMBA Network Interconnect (CoreLink NIC-400), Cache Coherent Interconnect (CoreLink CCI-500) SDRAM - hukommelsescontrollere (CoreLink DMC-400), DMA -controllere (CoreLink DMA-230, DMA-330), niveau 2 cache-controllere (L2C-310) osv.

En række producenter bruger AMBA-busser til ikke-ARM-udvikling. Som et eksempel bruger Infineon AMBA-bussen til ADM5120 SoC baseret på MIPS-arkitekturen .

Rivals

• Wishbone af OpenCores  - gratis og åben busarkitektur (tidligere fra Silicore)
• IBM 's CoreConnect -busteknologi , der bruges i IBM Power Architecture- indlejrede produkter , såvel som mange andre SoC -lignende produkter med Xilinx MicroBlaze eller lignende kerner
• IPBus fra IDT
• Avalon  er en proprietær systembus fra Altera til brug i deres Nios II SoC'er
• Open Core Protocol (OCP) fra Accellera
• AMD 's HyperTransport (HT) (selvom dette er en off-chip, ikke on-chip bus)
• QuickPath Interconnect (QPI) fra Intel (selvom dette er en off-chip, ikke on-chip bus)
• virtual share af PICC er gratis og open source

Se også

• Funktionel specifikation
• Master/slave (teknologi)

Links

• AMBA Specifikations hjemmeside  — af ARM
• AMBA af ARM
• AMBA-dokumentation  — fra ARM
  • AMBA 2-specifikation inklusive AHB  — fra ARM
  • AMBA AXI og ACE-protokolspecifikation AXI3, AXI4 og AXI4-Lite, ACE og ACE-Lite  - fra ARM
  • AMBA APB-specifikation inklusive APB4, APB3, APB2  - fra ARM