close

ZISC

Przejdź do nawigacji Przejdź do wyszukiwania

ZISC ( ang.  Zero Instruction Set Computer  – komputer z zerowym zestawem instrukcji ) to architektura procesora oparta na technologiach takich jak dopasowywanie wzorców . Architektura charakteryzuje się brakiem mikroinstrukcji w zwykłym znaczeniu dla mikroprocesorów. Również akronim ZISC nawiązuje do opracowanej wcześniej technologii RISC.

Koncepcja opiera się na pomysłach zapożyczonych z sieci neuronowych . ZISC charakteryzuje się sprzętowym równoległym przetwarzaniem danych, podobnie jak w rzeczywistych sieciach neuronowych. Koncepcja ta została opracowana przez Guya Pailleta, zainspirowanego jego pracą z zespołem przetwarzania równoległego Carlo Rubbia oraz z Leonem Cooperem na początku lat 90. nad RCE (Restricted Coulomb Energy – model sieci neuronowej opublikowany przez Coopera w 1982 r.). RCE zostało opracowane i opublikowane w książce „Praktyczne podejście do klasyfikacji wzorców” Bruce'a Batchelora (Cardiff University UK).

Zobacz także

Linki