ZISC
ZISC ( ang. Zero Instruction Set Computer – komputer z zerowym zestawem instrukcji ) to architektura procesora oparta na technologiach takich jak dopasowywanie wzorców . Architektura charakteryzuje się brakiem mikroinstrukcji w zwykłym znaczeniu dla mikroprocesorów. Również akronim ZISC nawiązuje do opracowanej wcześniej technologii RISC.
Koncepcja opiera się na pomysłach zapożyczonych z sieci neuronowych . ZISC charakteryzuje się sprzętowym równoległym przetwarzaniem danych, podobnie jak w rzeczywistych sieciach neuronowych. Koncepcja ta została opracowana przez Guya Pailleta, zainspirowanego jego pracą z zespołem przetwarzania równoległego Carlo Rubbia oraz z Leonem Cooperem na początku lat 90. nad RCE (Restricted Coulomb Energy – model sieci neuronowej opublikowany przez Coopera w 1982 r.). RCE zostało opracowane i opublikowane w książce „Praktyczne podejście do klasyfikacji wzorców” Bruce'a Batchelora (Cardiff University UK).
Zobacz także
- Pamięć skojarzeniowa
- Komputer złożonego zestawu instrukcji (CISC)
- Komputer z ograniczonym zestawem instrukcji (RISC)
- Komputer z minimalnym zestawem instrukcji (MISC)
- Ostateczny RISC (URISC, OISC)
- Komputer z jednym zestawem instrukcji (NISC)
- Architektura wyzwalana przez transport (TTA)
Linki
- Patent USA na sprzęt ZISC, wydany dla IBM/G.Paillet 15 kwietnia 1997 r.
- Przetwarzanie obrazu przy użyciu RBF, takich jak sieci neuronowe: W pełni równoległa implementacja oparta na ZISC-036, rozwiązująca problemy przemysłowe w świecie rzeczywistym i rzeczywistej złożoności (niedostępny link) autorstwa K. Madani, G. de Trémiolles i P. Tannhof
- Od CISC do RISC do ZISC autorstwa S. Liebmana na lsmarketing.com
- Sieci neuronowe na krzemie na aboutAI.net
- ZISC w katalogu Curlie Links (dmoz)
- CogniMem Technologies Inc. Masowo równoległa akceleracja sprzętowa do rozpoznawania wzorców