ZISC
ZISC ( engl. Zero Instruction Set Computer – ein Computer mit einem Null -Befehlssatz ) ist eine Prozessorarchitektur , die auf Technologien wie Pattern Matching basiert . Die Architektur zeichnet sich durch das Fehlen von Mikrobefehlen im üblichen Sinne für Mikroprozessoren aus. Auch das Akronym ZISC spielt auf die zuvor entwickelte RISC-Technologie an.
Das Konzept basiert auf Ideen, die von neuronalen Netzen übernommen wurden . ZISC zeichnet sich durch Hardware-Parallelverarbeitung von Daten aus, ähnlich wie es in echten neuronalen Netzen geschieht. Dieses Konzept wurde von Guy Paillet entwickelt, inspiriert von seiner Arbeit mit dem Parallelverarbeitungsteam von Carlo Rubbia und mit Leon Cooper in den frühen 1990er Jahren an RCE (Restricted Coulomb Energy – ein neuronales Netzwerkmodell, das 1982 von Cooper veröffentlicht wurde). RCE wurde in dem Buch „Practical Approach to Pattern Classification“ von Bruce Batchelor (Cardiff University UK) entwickelt und veröffentlicht.
Siehe auch
- Assoziatives Gedächtnis
- Computer mit komplexem Befehlssatz (CISC)
- Computer mit reduziertem Befehlssatz (RISC)
- Computer mit minimalem Befehlssatz (MISC)
- Ultimativer RISC (URISC, OISC)
- Computer mit einem Befehlssatz (NISC)
- Transportausgelöste Architektur (TTA)
Links
- US-Patent für ZISC-Hardware , erteilt an IBM/G.Paillet am 15. April 1997
- Bildverarbeitung mit RBF-ähnlichen neuronalen Netzen: Eine vollständig parallele Implementierung auf ZISC-036-Basis zur Lösung industrieller Probleme der realen Welt und realer Komplexität (nicht verfügbarer Link) von K. Madani, G. de Trémiolles und P. Tannhof
- Von CISC zu RISC zu ZISC von S. Liebman auf lsmarketing.com
- Neuronale Netze auf Silizium bei aboutAI.net
- ZISC im Curlie Links Directory (dmoz)
- CogniMem Technologies Inc. Massiv parallele Hardwarebeschleunigung für die Mustererkennung