close

PA-RISC

Hoppa till navigering Hoppa till sökning
Image
HP PA-RISC 7300LC mikroprocessor

PA-RISC är en mikroprocessorarkitektur utvecklad av Hewlett-Packard Systems & VLSI Technology Operation . Som indikeras av namnet implementerar processorn en RISC -arkitektur ( R educed I nstruction Set et C omputing ) , medan bokstäverna PA indikerar Precision Architecture . Arkitektur kallas ofta bara för HP/PA för H ewlett P ackard P recision A rchitecture . PA anses av vissa vara förkortningen av Palo Alto, stad där HP:s huvudkontor finns.

Beskrivning

I slutet av 1980-talet tillverkade HP fyra familjer av datorer baserade på CISC-processorer . Den första raden hette Vectra Series och baserades på Intel 80286 - processorer . Den andra raden som kallas HP Series 300 använde Motorola 68000-processorn (den Motorola 68000-baserade HP Apollo 400-serien lades till 1990 när HP köpte Apollo-datorn ). Den andra serien var 200-linjen baserad på det anpassade silikon-på-safir -chipet (SOS). SOS-chips användes också av 16-bitars HP 3000-linjen. Den sista raden var HP 9000 Series 500 (16 och 32 bitar) baserad på FOCUS CPU:erna . HP bestämde sig för att utveckla PA-RISC-arkitekturen för att flytta alla icke-intel-linjer på en enda plattform baserad på RISC-chippet.

De första PA-RISC-chipsen hade 32-bitars arkitektur. Chipet användes i HP 3000-serien som introducerades i slutet av 1980-talet. 930- och 950-maskinerna var allmänt kända under namnet Spectrum , kodnamnet som användes under deras utveckling. Maskinerna använde operativsystemet MPE/iX . Kort efter att maskinerna i HP 9000-serien uppdaterats med PA-RISC-processorer använder maskinerna operativsystemet HP-UX , en version av operativsystemet UNIX som ägs av HP.

Andra tillgängliga system för PA-RISC-chips är Linux , OpenBSD , NetBSD , NEXTSTEP och en version av Windows NT som inte släpptes till försäljning.

En intressant egenskap hos PA-RISC-chips är att dessa marker i allmänhet inte har andra nivås cache . Vanligtvis har dessa processorer en stor (ibland extern) första nivås cache ansluten till processorn via en dedikerad buss. Endast PA-7100LC, PA-7300LC, PA-8800 och PA-8900 är utrustade med andra nivås cache. En annan innovation av denna arkitektur var introduktionen av multimedia SIMD-instruktioner som kallas MAX . Denna tillägg introducerades i PA-7100LC-processorn.

Projektet uppdaterades 1996 med presentationen av PA.RISC 2.0-arkitekturen, en helt 64-bitars arkitektur. Den första processorn i denna familj var PA-8000, ett chip med tio funktionella enheter och aggressiva pipelines . En annan förändring var uppdelningen av instruktionscachen i två cacher, en för snabbt färdigställbara instruktioner och den andra för instruktioner som tog längre tid. PA-8200 introducerades 1997 och skilde sig från PA-8000 i närvaro av ett bättre grenprediktionssystem , en snabb TLB och en större och snabbare cache.

PA-8500 inkluderade cachen i processorn, cachen var 1,5 MB och var på toppnivå. Denna förbättring gjorde processorn mycket snabb (för tiden). En högpresterande buss lades till för DDR -minneshantering som gav en teoretisk toppbandbredd på 2 GB/s. Hopptabellen fördubblades till 2048 element och översättningsbufferten ökades från 120 till 160 element.

8600 var i huvudsak en högre frekvens 8500 med pseudo-LRU-instruktionscachehantering. 8700 var i huvudsak en 8600 med högre frekvens med en 2,25 MB cache på första nivån. Processorn introducerade också pseudo-LRU-hantering av datacache och möjligheten att förladda data. Observera att den relativa höga latensen för cachen på toppnivå kan vara en flaskhals. Den stora cachestorleken kompenserade dock för dess höga latens.

PA-8800 (kodnamnet Mako) innehöll två oberoende processorer på ett enda chip. Varje IC bildade ett tvåvägs SMP-system. Varje processor hade en 1,5 MB förstanivåcache och stödde en valfri 32MB andranivåcache på separata chips. Systembussen ersattes av 6,4 GB/s ZX1-bussen, en högpresterande buss som möjliggjorde utvecklingen av servrar med PA-RISC- eller Itanium-arkitekturer med mindre modifieringar.

PA-8900 liknade PA-8800 men var utrustad med en snabb delad 64MB L2-cache. Kärnan hade genomgått mindre förbättringar som bättre cache-konflikthantering och feldetektering. Det var dock inte en krympt 8800-kärna som man ursprungligen trodde. Det är den senaste processorn i PA-RISC-familjen.

Designen i 8000-serien har inte genomgått några radikala förändringar från PA 8000 och framåt. Varje generation har fokuserat på att öka driftsfrekvensen och integrera en större cache. Den mest betydande förändringen var införandet av två kärnor i ett chip. Precis som med MIPS -arkitekturen närmar sig PA-RISC-arkitekturen för servermaskiner slutet av sin kommersiella livslängd.

Mallar

MIPS mikroprocessorspecifikationer
Mall AKA År Frekvens [MHz] Minnesbuss [MB/s] Processor [µm] Transistorer [miljoner] Formstorlek [mm²] Effekt [W] Dcache [k] Icache [k] L2 cache ÄR EN
PCX-S PA-7000 1989 66 ? 1.0 0,58 201.6 ? 256 256 - 1.1a
PCX-T PA-7100 1992 33–100 ? 0,8 0,85 196 ? 2048 1024 - 1.1b
PCX-T PA-7150 1994 125 ? 0,8 0,85 196 ? 2048 1024 - 1.1b
PCX-T ' PA-7200 1994 120 960 0,55 1,26 210 30 1024 2048 - 1,1c
PCX-L PA-7100LC 1994 60–100 ? 0,75 0,9 201.6 7-11 - 1 2 MB 1.1d
PCX-L2 PA-7300LC 1996 132-180 ? 0,5 9.2 260,1 ? 64 64 0–8 MB 1.1e
PCX-U PA-8000 1996 160-180 960 0,5 3,8/4,5? 338/347? ? 1024 1024 - 2.0
PCX-U + PA-8200 1997 200-240 960 0,5 3,8/4,5? 338/347? ? 2048 2048 - 2.0
PCX-W PA-8500 1998 300-440 1920 0,25 140 467 ? 1024 512 - 2.0
PCX-W + PA-8600 2000 480–552 1920 0,25 140 467 ? 1024 512 - 2.0
PCX-W2 PA-8700 (+) 2001 625-875 1920 0,18 186 304 ? 1536 768 - 2.0
Mako PA-8800 2003 900-1000 6400 0,13 300 361 ? 768 / kärna 768 / kärna 32 MB 2.0
Shortfen PA-8900 2005 1000–1100 6400 0,13 ? ? ? 768 / kärna 768 / kärna 64 MB 2.0

Externa länkar

Hämtad från " https://it.wikipedia.org/w/index.php?title=PA-RISC&oldid=120529976 "