VIA C7
| C7 | ||
|---|---|---|
 C7-M754 1,5 GHz | ||
| Informazione | ||
| Tipo | microprocessore | |
| Creatore |
| |
| Data di rilascio | maggio 2005 | |
| Dati tecnici | ||
| Frequenza di clock della CPU | 1 — 2 | |
| Velocità FSB |
400 MT/s — 800 MT/s | |
| Lunghezza del canale MOSFET | 90 | |
| Set di istruzioni | x86 SSE2 , SSE3 | |
| core | ||
| ||
| si collega a | ||
| presa/e |
| |
VIA C7 è una CPU x86 progettata da Centaur Technology e venduta da VIA Technologies .
Storia
Offre una serie di miglioramenti ai vecchi core VIA C3 , ma è quasi identico all'ultimo VIA C3 (core Nehemiah). La produzione del C7 è iniziata ufficialmente nel maggio 2005 , anche se secondo i rapporti di mercato, il volume di produzione non era al suo apice a quella data. Nel maggio 2006 il contratto di licenza incrociata di Intel con VIA è scaduto e non è stato rinnovato, per questo motivo le spedizioni di processori C3 sono terminate forzatamente il 31 marzo 2006, perché VIA aveva perso i diritti per utilizzare il socket 370 progettato da Intel .
Il C7 è utilizzato in alcuni mini-notebook di tipo Netbook e UMPC come l' OQO modello 02 o l' HP MiniNote 2133 , così come quelli basati sul prototipo VIA Nanobook come l'Everex Cloudbook .
Versioni
- C7: per desktop e laptop (1,5-2,0 GHz) - Pacchetto tipo FCPGA Pentium-M. FSB: 400, 533, 800 MHz.
- C7-M: per dispositivi mobili e embedded (1,5-2,0 GHz) - NanoBGA2, 21mmx21mm, 400, 800 MHz FSB.
- C7-M Ultra Low Voltage: per dispositivi mobili e embedded (1.0-1.6 GHz) - NanoBGA2, 21mmx21mm, 400, 800 MHz FSB.
- C7-D: C7 simile all'originale, ma conforme a RoHS e commercializzato come "processor carbon free". Alcune varianti di questi micro non supportano PowerSaver.
Ester
Esther (C5J) è il passo successivo nell'evoluzione della linea Nehemiah+ (C5P), il cuore di VIA C3, inclusa la migrazione a un processo di produzione di silicio su isolante (SOI) a 90 nm sviluppato da IBM Microelectronics. I processori sono prodotti negli stabilimenti IBM di East Fishkill , New York . Il chip è stato progettato come al solito da Centaur Technology (una sussidiaria di VIA) ad Austin , in Texas , da uno staff permanente di appena 85 ingegneri.
Le nuove funzioni di questo kernel sono:
- Consumo energetico medio inferiore a 1 watt .
- 2 GHz e un funzionamento a basso TDP di 20 watt. In confronto, i processori Intel Pentium M core Dothan richiedono 21 (FSB 400) o 27 watt (FSB 533) per raggiungere 2,0 GHz.
- La cache di livello 2 è aumentata da 64.000 a 128.000, l'associatività è aumentata da C3 associativo a 16 vie a C7 associativo a 32 vie.
- VIA ha affermato che il bus del C7 è fisicamente basato sul Pentium-M a 479 pin, ma utilizza il bus proprietario VIA V4 per la segnalazione elettrica, piuttosto che l'Intel AGTL+ Quad Pumbed Bus, evitando la violazione di brevetto .
- Tecnologia "Twin Turbo", costituita da doppi PLL , uno fissato ad un clock ad alta velocità, l'altro a una velocità inferiore. Ciò consente alla frequenza di clock del processore di adattarsi in un singolo ciclo del processore, molto più velocemente rispetto alla tecnologia Intel SpeedStep comparabile, offrendo un maggiore risparmio energetico.
- Supporto per istruzioni SSE2 e SSE3 estese .
- Bit NX in modalità PAE per evitare che gli errori di overflow del buffer vengano sfruttati da virus o aggressori.
- Supporto hardware per l'hashing SHA-1 e SHA-256.
- L'hardware basato sul moltiplicatore Montgomery supporta la crittografia a chiave pubblica con dimensioni della chiave fino a 32K.
Metodologia di progettazione
- Il C7 Esther è un passo evolutivo dopo il C3 Nehemiah, in cui VIA/Centaur ha continuato il suo approccio tradizionale di equilibrio tra prestazioni, potenza e budget.
- La pietra angolare dei chip della serie C3 è una filosofia di progettazione secondo cui anche un core scalare in ordine relativamente semplice può offrire prestazioni ragionevoli rispetto a un core superscalare complesso fuori servizio se supportato da un front-end efficiente. meccanismi di predizione di , cache e branch .
- Nel caso di C7, il team di progettazione si è concentrato sull'ulteriore razionalizzazione del "front-end" dei chip, ovvero dimensione della cache, associatività e prestazioni, oltre che del sistema di prefetch. Allo stesso tempo, senza modifiche significative al core di esecuzione ("back-end").
- Il successo del C7 colma ulteriormente il divario in termini di prestazioni con AMD/Intel, poiché la velocità di clock non è limitata termicamente.
