HyperTransport

Logo des HyperTransport-Busses

HyperTransport (früher als Lightning Data Transport (LDT) bekannt) ist ein bidirektionaler seriell-paralleler Computerbus mit hoher Bandbreite und niedriger Latenz . Das Konsortium HyperTransport Technology wurde gegründet, um diesen Reifen zu entwickeln und zu fördern . Verwendete Technologie:

• von AMD und Transmeta in x86-Prozessoren ;
• PMC-Sierra , Broadcom und Raza Microelectronics  – in AMD , MIPS-Prozessoren ;
• nVidia , VIA , SiS , ULi / ALi , Apple Computer und HP  - in PC - Chipsätzen ;
• Server von HP , Sun Microsystems , IBM und iWill-  in ;
• Cray , Newisys und PathScale  – in Supercomputern ;
• von Cisco-  in Routern .

Reifenübersicht

HyperTransport arbeitet mit Frequenzen von 200 MHz bis 3,2 GHz (der PCI-Bus hat  33 und 66 MHz). Darüber hinaus verwendet es DDR, was bedeutet, dass Daten sowohl auf der steigenden als auch auf der fallenden Flanke des Taktsignals gesendet werden, was bis zu 5200 Mpps bei einer Taktrate von 2,6 GHz ermöglicht; die Synchronisationssignalfrequenz wird automatisch angepasst.

HyperTransport unterstützt die automatische Erkennung der Busbreite von 2 bis 32 Bit. Full-Size-Full-Speed-32-Bit-Bidirektionalbus mit einem Durchsatz von bis zu 51200 MB/s = 2 (DDR) × 2 × 32/8 (Bytes) × 3200 (MHz) (maximal 25600 MB/s in einer Richtung). schnellster Reifen seiner Art. Der Bus kann sowohl in Subsystemen mit hohen Bandbreitenanforderungen ( RAM und CPU ) als auch in Subsystemen mit geringen Anforderungen (Peripheriegeräte) eingesetzt werden. Diese Technologie ist auch in der Lage, eine niedrige Latenz für andere Anwendungen in anderen Subsystemen bereitzustellen.

Der HyperTransport-Bus ist paketbasiert. Jedes Paket besteht aus 32-Bit-Wörtern, unabhängig von der physikalischen Breite des Busses (der Anzahl der Datenleitungen). Das erste Wort in einem Paket ist immer das Steuerwort. Wenn das Paket eine Adresse enthält, werden die letzten 8 Bits des Steuerworts mit dem nächsten 32-Bit-Wort verkettet, was zu einer 40-Bit-Adresse führt. Der Bus unterstützt 64-Bit-Adressierung – in diesem Fall beginnt das Paket mit einem speziellen 32-Bit-Steuerwort, das die 64-Bit-Adressierung angibt und die Adressbits 40 bis 63 enthält (Adressbits beginnend bei 0). Die restlichen 32-Bit-Wörter des Pakets enthalten die direkt übertragenen Daten. Daten werden unabhängig von ihrer tatsächlichen Länge immer in 32-Bit-Wörtern übertragen (z. B. als Antwort auf eine Anforderung zum Lesen eines Bytes, eines Pakets mit 32 Datenbits und eines Flags, das angibt, dass nur 8 dieser 32 Bits signifikant sind). über den Bus übertragen werden. ).

HyperTransport-Pakete werden sequentiell über den Bus gesendet. Eine Erhöhung der Bandbreite bedeutet eine Erhöhung der Busbreite. HyperTransport kann zum Senden von Systemnachrichten, zum Senden von Interrupts, zum Konfigurieren von an den Bus angeschlossenen Geräten und zum Übertragen von Daten verwendet werden.

Es gibt zwei Arten von Schreiboperationen auf dem Bus – gepostet und nicht gepostet . Die Posted-Write-Operation besteht aus dem Senden eines einzelnen Pakets, das die zu schreibende Adresse und die Daten enthält. Diese Operation wird üblicherweise für den Datenaustausch mit Hochgeschwindigkeitsgeräten wie DMA-Übertragung verwendet. Eine Non-Posted-Write-Operation besteht aus dem Senden von zwei Paketen: Das Gerät, das die Write-Operation einleitet, sendet ein Paket, das die Adresse und Daten enthält, an das Zielgerät. Nachdem das Zielgerät ein solches Paket empfangen hat, führt es die Schreiboperation durch und sendet ein Paket an das Initiatorgerät, das Informationen darüber enthält, ob die Aufzeichnung erfolgreich war. So ermöglicht Ihnen ein geposteter Datensatz die maximale Datenübertragungsrate (es fallen keine Kosten für das Senden eines Bestätigungspakets an), und ein nicht geposteter Datensatz ermöglicht Ihnen eine zuverlässige Datenübertragung (das Eintreffen eines Bestätigungspakets stellt sicher, dass die Daten den Adressaten erreicht hat).

Der HyperTransport-Bus unterstützt Energiespartechnologien, nämlich ACPI . Das heißt, wenn der Prozessorzustand (C-Zustand) auf Energiesparen wechselt, ändert sich auch der Gerätezustand (D-Zustand). Wenn beispielsweise der Prozessor ausgeschaltet wird, werden auch die Festplatten ausgeschaltet.

Elektrische HyperTransport/LDT-Schnittstelle - 1,2-V- Niederspannungs-Differentialsignale .

Versionen von HyperTransport

Ausführung	Jahr	Maximale Frequenz	Maximale Breite	Spitzendurchsatz (beide Richtungen)
1.0	2001	800MHz	32-Bit	12,8 GB/s
1.1	2002	800MHz	32-Bit	12,8 GB/s
2.0	2004	1,4 GHz	32-Bit	22,4 GB/s
3.0	2006	2,6 GHz	32-Bit	41,6 GB/s
3.1	2008	3,2 GHz	32-Bit	51,2 GB/s

Verwendung von HyperTransport

Ersetzen des Prozessorbusses

Der HyperTransport-Bus hat weit verbreitete Verwendung gefunden, hauptsächlich als Ersatz für den Prozessorbus. Beispielsweise können Geräte mit einem PCI -Bus nicht direkt an einen Pentium-Prozessor angeschlossen werden, da dieser Prozessor einen eigenen spezialisierten Bus verwendet (der für verschiedene Prozessorgenerationen unterschiedlich sein kann). Um zusätzliche Geräte (z. B. mit dem PCI-Bus) in solchen Systemen zu verbinden, werden zusätzliche Geräte benötigt, um den Prozessorbus mit dem Peripheriegerätebus (Brücken) zu verbinden. Diese Adapter sind normalerweise in speziellen Chipsätzen namens Northbridge und Southbridge enthalten .

Prozessoren verschiedener Hersteller können unterschiedliche Busse verwenden, was bedeutet, dass sie unterschiedliche Brücken benötigen, um den Prozessorbus mit den Peripheriebussen zu verbinden. Computer, die den HyperTransport-Bus verwenden, sind vielseitiger, einfacher und schneller. Nach der Entwicklung ermöglicht die PCI-HyperTransport-Brücke jedem Prozessor, der den HyperTransport-Bus unterstützt, mit jedem Gerät auf dem PCI-Bus zu interagieren. Beispielsweise verwendet der NVIDIA nForce - Chipsatz den HyperTransport-Bus, um eine Verbindung zwischen Northbridge und Southbridge herzustellen.

Interprozessorbus

Eine weitere Verwendung für HyperTransport ist der NUMA -Bus auf Multiprozessorcomputern. AMD verwendet HyperTransport als Teil der proprietären Direct-Connect-Architektur in seiner Reihe von Opteron- , Athlon-64- und Phenom-Prozessoren . Die Horus -Bus- Technologie von Newisys erweitert das Konzept auf Cluster-Systeme.

Anwendungen in Routern und Switches

HyperTransport kann auch in Routern und Switches verwendet werden . Switches und Router können mehrere Ports haben, die Daten so schnell wie möglich zwischen ihnen übertragen müssen. Beispielsweise benötigt ein 4-Port-100-Mbit/s- Ethernet - Switch einen internen Bus mit mindestens 800 Mbit/s Bandbreite (100 Mbit/s × 4 Ports × 2 Richtungen). . Die Bandbreite des HyperTransport-Busses übersteigt 800 Mbit/s deutlich, was die Verwendung zum Aufbau eines solchen Switches ermöglicht.

HTX- und Coprozessorverbindungen

Unzureichende Busbandbreite zwischen der CPU und dem Koprozessor bereitet Computersystementwicklern oft Kopfschmerzen. Die Eigenschaften von HyperTransport ermöglichen die Verwendung für diese Anwendung, es wurde ein Anschluss entwickelt, um Koprozessoren über den HyperTransport-Bus mit der Bezeichnung HTX ( HyperTransport eXpansion ) zu verbinden und einen Anschluss zu verwenden, der mechanisch mit dem zum Anschluss von 16x PCI Express-Geräten verwendeten kompatibel ist .  Die Verwendung des HTX-Anschlusses ermöglicht der darin installierten Erweiterungskarte, direkt mit der CPU zu kommunizieren und DMA -Zugriffssitzungen auf den System- RAM durchzuführen . Bald erhalten auch FPGA - basierte Coprozessoren eine HyperTransport-Schnittstelle und damit die Möglichkeit zur einfachen Integration mit dem Motherboard. Die aktuelle Generation von FPGAs großer Hersteller ( Altera und Xilinx ) wird möglicherweise in naher Zukunft direkte Unterstützung für die HyperTransport-Schnittstelle erhalten.

HyperTransport-Konsortium

Das HyperTransport-Konsortium umfasst Unternehmen wie Advanced Micro Devices ( AMD ), Alliance Semiconductor , Apple Computer , Broadcom Corporation , Cisco Systems , NVIDIA , PMC-Sierra , Sun Microsystems und Transmeta . Es verwaltet die HyperTransport-Spezifikationen, führt neue Entwicklungen durch und fördert den Standard. Für 2005 war David Rich von AMD der Präsident des Konsortiums, Mario Savali ( Mario Cavalli ) – der General Manager, Brian Holden ( Brian Holden ) von PMC-Sierra war gleichzeitig der Vizepräsident und leitete die Gruppe für technische Entwicklungen, und Harry Hirshman ( Harry Hirschman von PathScale leitete das Marketingteam.

Implementierungen

• OpenCores ht_tunnel (unter MPL-Lizenz)
• ATI Radeon Xpress 200 für AMD-Prozessoren
• NVIDIA nForceProfessional MCPs
• ServerWorks HT-2000 Systemcontroller
• Der HyperTransport-Bus wurde in Apple-Computern mit einem PowerPC G5-Prozessor verwendet

Siehe auch

• QuickPath-Verbindung
• Front-Side-Bus
• PCI-Express
• RapidIO
• Faserkanal

Links

• HyperTransport-Konsortium