Verriegeln
Ein Latch ( latch memory in Englisch) oder umgangssprachlich auch als "RESET"-Logikgatter bekannt, ist eine asynchrone bistabile elektronische Schaltung , die zum Speichern von Informationen in digitalen Logiksystemen verwendet wird. Ein Latch kann ein Bit an Informationen speichern, ebenso können Latches so gruppiert werden, dass sie mehr als 1 Bit speichern können, zum Beispiel das 'Quad Latch' (das vier Bit speichern kann) und das 'Octal Latch' (das fähig ist acht Bit speichern). Latches sind asynchrone bistabile Vorrichtungen , die keinen Takteingang haben und deren Änderung der Ausgangszustände eine Funktion des aktuellen Zustands der Eingänge und der vorherigen Zustände der Ausgänge (Rückkopplung) ist. Im Gegensatz zu Flip-Flops benötigen Latches kein Taktsignal, um zu funktionieren.
Riegel SR
.svg)
Das einfachste logische Latch ist SR, wobei R und S die Zustände "Zurücksetzen" bzw. "Setzen" darstellen. Der Latch wird durch die Rückkopplungsverbindung von NOR (negatives ODER ) Logikgatter oder NAND- Logikgatter aufgebaut (obwohl in diesem Fall die Wahrheitstabelle einen negativen Logikausgang hat, um Dateninkonsistenzen zu vermeiden). Das gespeicherte Bit ist in dem als Q gekennzeichneten Ausgang vorhanden und Q´ sein Komplement (negativer Wert zu Q).
Durch zwei Eingänge für die Dateneingabe (S und R) haben wir 4 mögliche Kombinationen (wobei daran zu denken ist, dass 2 n die möglichen Kombinationen mit binären Daten darstellt, wobei 'n' die Anzahl der zu bearbeitenden Bits darstellt). Jede Kombination definiert den in Q vorhandenen Zustand, daher haben wir die folgende Wahrheitstabelle:
| Satz | Zurücksetzen | Q |
|---|---|---|
| 0 | 0 | Qn -1 |
| 0 | 1 | 0 |
| 1 | 0 | 1 |
| 1 | 1 | Unbestimmt |
Tabelle 1: Wahrheitstabelle für das SR-Latch, implementiert mit NOR-Gattern
Aus den Informationen in der Tabelle ist ersichtlich, dass wenn:
- SETZEN=RESET=0 . Der Latch befindet sich in seinem Ruhezustand, und die Ausgänge Q und Q' bleiben in dem Zustand, in dem sie sich befanden, bevor dieser Eingangszustand auftrat.
- SET=0, RESET=1 . Diese Bedingung löscht immer den in Q vorhandenen Wert. Das heißt, sie setzt den Latch zurück (Reset, für sein englisches Wort)
- SET=1, RESET=0 . Diese Bedingung setzt den Q-Ausgangswert immer auf 1. Das heißt, sie initialisiert den Latch.
- SETZEN=RESET=1 . Diese Bedingung versucht, den Latch gleichzeitig zurückzusetzen und zu initialisieren, was zu unerwarteten Ergebnissen führt. Dies liegt an der Laufzeit der Logikgatter oder in ihrem Fall an der parasitären Kapazität der Schaltung.
Riegel D
Auch als transparentes Latch bekannt, da der in D vorhandene Pegel im Moment der Aktivierung des Enable -Eingangs im Latch gespeichert wird, im Allgemeinen durch einen High-Zustand, dh 1.
Durch zwei Eingänge für die Dateneingabe (EN und D) haben wir 4 mögliche Kombinationen (wobei daran zu denken ist, dass 2 n die möglichen Kombinationen mit binären Daten darstellt, wobei 'n' die Anzahl der zu bearbeitenden Bits darstellt). Jede Kombination definiert den in Q vorhandenen Zustand, daher haben wir die folgende Wahrheitstabelle:
| IN | D | Q |
|---|---|---|
| 0 | X | Qn -1 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
Tabelle 2: Wahrheitstabelle für Latch D
In der ersten Zeile der Tabelle sehen Sie die Bedingung EN=0 und D=X , hier zeigt das X eine Bedingung an, es spielt keine Rolle, in diesem Fall, wenn der Eingang EN=0 ist, wird der aktuelle Zustand des Latch sein derselbe wie sein vorheriger Zustand, unabhängig von den Daten, die an Eingang D vorhanden sind.
Aus der Analyse der Wahrheitstabelle geht hervor, dass bei Eingang EN=1 der am Eingang D vorhandene Wert (1 oder 0) der Wert ist, der im Latch gespeichert wird.
Siehe auch
Referenzen
- Ronald J. Tocci, Neal S. Widmer, Gregory L. Moss (2007). Digitale Systeme: Prinzipien und Anwendungen Pearson Education. ISBN 9702609704 , 9789702609704.
- sequentielles System
Externe Links
- Universität von Valladolid. "Sequentielle Logik, Schieberegister und Zähler" . Abgerufen am 7. Oktober 2014 .
