Stuck-at fay - Stuck-at fault
Bir takılıp-hatanın olan belirli bir hata modeli arıza simülatörleri ve kullanılan otomatik test vektörü oluşturulması , bir mesafede olan bir üretim hatası taklit etmek için (ATPG) araçlar entegre devre . Bireysel sinyalleri ve pimler varsayılır yapışmış '0', '1' Mantıksal olarak ve X ''. Örneğin, bir giriş davranış bu tür bir imalat hatası belirli bir test dizisi ile bulunabilir sağlamak için deney oluşturma sırasında mantıksal 1 durumuna bağlıdır. Aynı şekilde, giriş çıkış pimi geçiş defektif devrenin davranışını modellemek için mantıksal 0 bağlanabilir. Tüm arızalar kibirli de fay modeli kullanılarak analiz edilebilir değil. Statik tehlikeler, yani dallanma sinyalleri için telafisi Bu model kullanılarak test edilemeyen bir devre hale getirebilir. Ayrıca, gereksiz devreler tek bir hata sonucunda herhangi bir çıktısında hiçbir değişiklik yoktur tasarımıyla beri, bu model kullanılarak test edilemez.
Tek hat sıkışmış
Tek sıkışmış hattı a, hata modeli kullanılmaktadır dijital devrelerin . Test tasarlamadım, imalat sonrası test için kullanılır. Model, mantık yüksek ya da mantık düşük sıkışmış dijital devrede bir satır ya da düğüm varsayar. Bir satır sıkışmış zaman bir arıza denir.
Dijital devreler ayrılabilir:
- Gibi (mandalları ve / veya flip flop) ama sadece kapıları hiçbir depolama içermeyen Kapısı düzeyinde veya birleşimsel devreler NAND , OR , XOR vb
- depolama içeren ardışık devreler.
Bu hata modeli kapı seviyesi devreleri veya depolama elemanlarından ayrılabilen ardışık devresinin bir blok için de geçerlidir. İdeal bir kapı düzey devre tamamen olası tüm girdileri uygulayarak ve doğru çıktılar verdi denetleyerek test edilir, ancak bu tamamen pratik değildir: İki 32 bit numaralarını eklemek için bir toplayıcı 2 gerektirecektir 64 = 1.8 * 10 19 testleri / Test 0.1 ns 58 yaş alma. Sıkışmış de fay modeli tek kapısı üzerinde sadece bir giriş daha bozuksa, herhangi bir tek arızayı tespit edebilen bir test kolayca birden hataları bulmak gerekir varsayarak bir anda hatalı olacağını varsayar.
Bu hata modeli, sırayla her kapı ile her bir giriş pimi kullanmak için, topraklanmış olduğu kabul edilir ve bir test vektör devresi arızalı olduğunu belirtmek için geliştirilmiştir. Test vektör devresinin girişlerine uygulanır bit koleksiyonu ve devrenin çıkış beklenen bit topluluğudur. Söz konusu kapı pimi topraklanır, ve bu test vektör devresine uygulandığı takdirde, çıkış bitleri en az bir test vektörüne karşılık gelen çıkış bit kabul edecektir. Topraklı pimleri için deney vektörleri elde edildikten sonra, her bir pim bir mantık birimine sırayla bağlanır ve test vektörler başka bir dizi, bu koşullar altında oluşan hataları bulmak için kullanılır. Bu hataları her biri tek bir adlandırılır de-0-sıkışmış ya da tek bir takılıp-en-1 sırası ile, hata.
Bu model transistör-transistör mantığı (için çok iyi çalıştı TTL üreticileri onlar "sıkışmış-de denilen bir dizi devrelerini test ne kadar iyi reklamı olduğunu, 1970 ve 1980'lerde seçim mantığı idi), arıza kapsama temsil", yüzdesi tüm olası takılıp-onların test süreci bulabildiğim arızalar. Aynı test modeli için orta derecede iyi çalışıyor iken CMOS , olası tüm CMOS arızalarını tespit etmek mümkün değildir. CMOS bir şekilde bilinmektedir bir başarısızlık modu yaşayabilir Bunun nedeni, sıkışmış açık güvenilir bir test vektörü ile tespit edilmiş ve iki vektör sırayla uygulanmasını gerektirir edilemez hata. Model, aynı zamanda otobüsü bağlantıları dizi yapılarının sürücü iğneler meydana gelen, bitişik sinyal hatları arasında köprü arızalarını tespit etmek için başarısız olur. Bununla birlikte, takılıp-de hatalar yaygın olarak kullanılan tek ve bazı ek testlerle izin verdi sanayinin konsepti kötü devrelerinin kabul edilebilir düşük sayıda gemi.
Bu modeline dayalı testler birkaç şeyler yardımcı olur:
- diğer takılıp-de fayların tek sıkışmış-de arıza sıklıkla bulur sayıda için geliştirilmiş bir test.
- Genellikle tamamen tarafından edecek takılıp-hatalari için bir dizi test serendipity , böyle sıkışmış açık hatalar gibi diğer hatalar, çok sayıda bulabilirsiniz. Bu bazen "düşeş" arıza kapsamı denir.
- Adı test, başka tür IDDQ test yolu ölçer yavaş yavaş değişen bir test vektörlerinin az sayıda uygulandığı zaman devre değişiklikleri entegre bir CMOS güç besleme akımı. CMOS onun girdiler statiktir çok düşük akım çeken beri bu akımın herhangi bir artış potansiyel bir sorun olduğunu gösterir.
