TILEPro64 - TILEPro64

TILE Pro 64
Allmän information
Lanserades 2008
Gemensamma tillverkare
Prestanda
Max. CPU- klockfrekvens 600 MHz till 866 MHz
Arkitektur och klassificering
Min. funktionsstorlek 90 nm
Fysiska specifikationer
Kärnor

TILE Pro 64 är en VLIW ISA multicore-processor ( Tile-processor ) tillverkad av Tilera . Den består av ett cache-sammanhängande nätverk av 64 "brickor", där varje sida innehåller en processor för allmänt ändamål , cache och en icke-blockerande router , som brickan använder för att kommunicera med de andra plattorna på processorn.

Den korta rörledningen , i ordning, tre utgåva kärnor implementerar en VLIW instruktionsuppsättning . Varje kärna har en registerfil och tre funktionella enheter: två heltal aritmetiska logikenheter och en laddningsenhet . Var och en av kärnorna ("brickan") har sina egna L1- och L2-cachar plus en övergripande virtuell L3-cache som är en sammanställning av alla L2-cacheminnen. En kärna kan köra ett helt operativsystem ensamt eller flera kärnor kan användas för att köra ett symmetriskt operativsystem med flera processer.

TILE Pro 64 har fyra DDR2- styrenheter på upp till 800MT / s, två 10-gigabit Ethernet XAUI-gränssnitt, två fyrfasiga PCIe- gränssnitt och ett "flexibelt" in- / utgångsgränssnitt, som kan programvarukonfigureras för att hantera ett antal protokoll. Processorn tillverkas med en 90 nm-process och körs med hastigheter från 600 till 866 MHz.

Enligt företaget riktar Tilera chipet mot marknader för nätverksutrustning, digital video och trådlös infrastruktur där kraven på databehandling är höga. På senare tid har Tilera positionerat denna processor i molndatorn med en 8-processor (512 kärnor) 2U-server byggd av Quanta Computer.

TILE Pro stöddes av Linux-kärnan från version 2.6.36 till version 4.16.

Image
Blockdiagram för TILE Pro 64-processorn
Image
Schema för en TILE av TILE Pro 64-processorn

Teknologi

Olika källor har angett specifikationerna för processorer i TILE Pro- familjen:

  • 64 RISC-processorkärnor
    • 16 KB L1-instruktion och 8 KB L1-datacache per kärna
    • 64 kB L2-cache per kärna
  • 4MB L3-cache uppnås genom delning av andra brickor L2-cacher med hårdvaruhanterad koherens
  • 90 nm tillverkningsprocess vid TSMC
  • 4 integrerade minneskontroller som stöder DDR2 SDRAM med upp till 800MT / s
    • stöder upp till 64 GB bifogat DDR2-minne
  • Integrerad höghastighets I / O
    • Två PCI Express Gen1-gränssnitt med 4 spår, med root- eller endpoint-kapacitet
    • Två 10Gbit / s Ethernet XAUI- gränssnitt
    • Två 10/100/1000 Mbit / s Ethernet RGMII- gränssnitt
  • Effektförbrukning i intervallet 19 - 23 watt

TILE Pro- familjen innehåller ett antal förbättringar jämfört med Tileras första generation TILE64- familj:

  • "Distribuerad dynamisk cache" (DDC) -system som använder ett separat nätverk för att hantera cache-koherens
  • "TileDirect" I / O möjliggör direkt överföring av nätverksdata koherent till processorns cachar
  • Fördubbla L1-instruktionscachen (från 8KB till 16KB), dubbla L2-associativiteten
  • Minne "striping" på DDR2-gränssnitt för att balansera laddningen
  • Förbättringar av instruktionsuppsättningar för multimedia, ojusterad dataåtkomst, instruktioner för offsetbelastning / lagring och minnestips

Det nätverk mjukvaruföretag 6WIND ger hög prestanda paket bearbetning programvara för plattan Pro 64 plattform.

Referenser

  1. ^ Hodgin, Rick (21 september 2008). "Tilera går Pro med TILE Pro 64" . tgdaily.com.
  2. ^ Demerjian, Charlie (22 september 2008). "Tilera släpper ett andra 64-kärnchip" . Frågeställaren. Arkiverad från originalet den 25 september 2009.CS1 maint: olämplig URL ( länk )
  3. ^ Demerjian, Charlie (23 juni 2010). "Tilera går in i molnserverbranschen" . SemiAccurate.
  4. ^ http://www.6wind.com/wp-content/uploads/PDF/press/2011/6WIND-announces-availability-of-Tilera-TilePro64-support.pdf

externa länkar