Compressão de teste - Test compression

A compressão de teste é uma técnica usada para reduzir o tempo e o custo do teste de circuitos integrados . Os primeiros ICs foram testados com vetores de teste criados à mão. Foi muito difícil obter uma boa cobertura de falhas potenciais, portanto, o Design for testability (DFT) baseado em varredura e geração automática de padrão de teste (ATPG) foi desenvolvido para testar explicitamente cada porta e caminho em um design. Essas técnicas tiveram muito sucesso na criação de vetores de alta qualidade para teste de manufatura, com excelente cobertura de teste. No entanto, conforme os chips ficavam maiores, a proporção da lógica a ser testada por pino aumentava drasticamente e o volume de dados de teste de varredura começou a causar um aumento significativo no tempo de teste e na memória necessária do testador. Isso aumentou o custo dos testes.

A compressão de teste foi desenvolvida para ajudar a resolver esse problema. Quando uma ferramenta ATPG gera um teste para uma falha ou conjunto de falhas, apenas uma pequena porcentagem das células de varredura precisa assumir valores específicos. O resto da cadeia de varredura não se importa e geralmente é preenchido com valores aleatórios. Carregar e descarregar esses vetores não é um uso muito eficiente do tempo do testador. A compactação de teste aproveita o pequeno número de valores significativos para reduzir os dados e o tempo de teste. Em geral, a ideia é modificar o design para aumentar o número de cadeias de varredura internas, cada uma de comprimento menor. Essas cadeias são então acionadas por um descompressor no chip, geralmente projetado para permitir a descompressão de fluxo contínuo, onde as cadeias de varredura internas são carregadas à medida que os dados são entregues ao descompressor. Muitos métodos diferentes de descompressão podem ser usados. Uma escolha comum é uma máquina de estado finito linear, onde os estímulos comprimidos são calculados resolvendo equações lineares correspondentes a células de varredura internas com posições especificadas em padrões de teste parcialmente especificados. Resultados experimentais mostram que, para circuitos industriais com vetores de teste e respostas com taxas de preenchimento muito baixas, variando de 3% a 0,2%, a compressão de teste baseada neste método frequentemente resulta em taxas de compressão de 30 a 500 vezes.

Com um grande número de cadeias de teste, nem todas as saídas podem ser enviadas para os pinos de saída. Portanto, um compactador de resposta de teste também é necessário, que deve ser inserido entre as saídas da cadeia de varredura interna e as saídas do canal de varredura do testador. O compactador deve ser sincronizado com o descompressor de dados e deve ser capaz de lidar com estados (X) desconhecidos. (Mesmo se a entrada for totalmente especificada pelo descompressor, eles podem resultar de caminhos falsos e de múltiplos ciclos, por exemplo.) Outro critério de design para o compressor de resultado de teste é que ele deve fornecer boas capacidades de diagnóstico, não apenas sim / não responda.

Veja também

Referências

links externos