Alfa 21464 - Alpha 21464

L' Alpha 21464 è un microprocessore incompiuto che implementa l' architettura del set di istruzioni Alpha (ISA) sviluppata da Digital Equipment Corporation e successivamente da Compaq dopo l'acquisizione di Digital. Il microprocessore era anche conosciuto come EV8 (nome in codice Araña ). Previsto per un rilascio nel 2004, è stato cancellato il 25 giugno 2001 quando Compaq ha annunciato che Alpha sarebbe stato gradualmente eliminato a favore di Itanium entro il 2004. Quando è stato cancellato, l'Alpha 21464 era in una fase avanzata di sviluppo ma non era stato registrato .

Le origini del 21464 sono iniziate a metà degli anni '90, quando lo scienziato informatico Joel Emer è stato ispirato dalla ricerca di Dean Tullsen sul multithreading simultaneo (SMT) presso l' Università di Washington . Emer aveva studiato la tecnologia alla fine degli anni '90 e ha iniziato a promuoverla una volta convinto del suo valore. Compaq ha annunciato che il prossimo microprocessore Alpha avrebbe utilizzato SMT nell'ottobre 1999 al Microprocessor Forum 1999. A quel tempo, si prevedeva che i sistemi che utilizzavano l'Alpha 21464 sarebbero stati spediti nel 2003.

Descrizione

Il microprocessore era un progetto superscalare di otto problemi con esecuzione fuori ordine , SMT a quattro vie e una pipeline profonda . Preleva 16 istruzioni da una cache di istruzioni set-associative a due vie da 64 KB . Il predittore del ramo ha quindi selezionato le istruzioni "buone" e le ha inserite in un buffer collassante. (Ciò consentiva una larghezza di banda di recupero fino a 16 istruzioni per ciclo, a seconda della densità del ramo presa.) Il front-end aveva significativamente più fasi rispetto alla precedente implementazione Alpha e, di conseguenza, il 21464 aveva una significativa penalità minima di previsione errata del ramo di 14 cicli. Il microprocessore ha utilizzato un algoritmo avanzato di previsione dei rami per ridurre al minimo queste costose sanzioni.

L'implementazione di SMT ha richiesto la replica di determinate risorse come il program counter . Invece di un contatore di programma, c'erano quattro contatori di programma, uno per ogni thread. Tuttavia, per il supporto SMT era necessario espandere pochissima logica dopo il front-end. Il file di registro conteneva 512 voci, ma la sua dimensione era determinata dal numero massimo di istruzioni in volo, non da SMT. L'accesso al file di registro ha richiesto tre fasi della pipeline a causa delle dimensioni fisiche del circuito. È possibile inviare fino a otto istruzioni da quattro thread a otto unità di esecuzione intere e quattro a virgola mobile ogni ciclo. Il 21464 aveva una cache di dati da 64 KB (Dcache), organizzata in otto banchi per supportare il dual-porting. Questo è stato supportato da una cache secondaria unificata (Scache) di 3 MB on-die, set-associative a sei vie .

L'unità di esecuzione intera utilizzava una nuova struttura: la cache dei registri. La cache dei registri non era pensata per mitigare la latenza del file di registro a tre tick (come hanno affermato alcuni rapporti), ma per ridurre la complessità della gestione del bypass degli operandi. La cache dei registri conteneva tutti i risultati prodotti dalle pipe ALU e Load per gli N cicli precedenti. (N era qualcosa come 8.) La struttura della cache dei registri era una rietichettatura dell'architettura di ciò che i processori precedenti avevano implementato come mux distribuito.

L'interfaccia del sistema era simile a quella dell'Alpha 21364 . C'erano controller di memoria integrati che fornivano dieci canali RDRAM . Il multiprocessing è stato facilitato da un router che ha fornito collegamenti ad altri 21464 e ha supportato architetturalmente il multiprocessing a 512 vie senza logica di colla .

Doveva essere implementato in un processo CMOS (CMOS ) complementare metallo-ossido-semiconduttore da 0,125 μm (a volte indicato come 0,13 μm) con sette strati di interconnessione in rame , silicio su isolante parzialmente impoverito (PD-SOI) e bassa K dielettrico . Il numero di transistor è stato stimato in 250 milioni e la dimensione del die è stata stimata in 420 mm ² .

Tarantola

Tarantula era il nome in codice per un'estensione dell'architettura Alpha in esame e un derivato dell'Alpha 21464 che implementava la suddetta estensione. È stato cancellato mentre era ancora in fase di sviluppo, prima che iniziassero i lavori di implementazione e prima che il 21464 fosse terminato. L'estensione doveva fornire ad Alpha una capacità di elaborazione vettoriale. Specificava trentadue registri vettoriali a 64 x 128 bit (8.192 bit o 1 KB), circa 50 istruzioni vettoriali e un numero imprecisato di istruzioni per spostare i dati da e verso i registri vettoriali. Altri candidati di follow-up EV8 includevano un design multicore con due core EV8 e una frequenza operativa di 4.0 GHz.

Appunti

Riferimenti

Ulteriori letture

• "Alpha 21464 mira a 1,7 GHz nel 2003". Rapporto del microprocessore . 13 (16). 6 dicembre 1999. ISSN  0899-9341 .