Traiter les coins - Process corners
Dans la fabrication de semi-conducteurs , un coin de processus est un exemple de technique de conception d'expériences (DoE) qui fait référence à une variation des paramètres de fabrication utilisés dans l'application d'une conception de circuit intégré à une tranche de semi-conducteur . Les coins de processus représentent les extrêmes de ces variations de paramètres à l'intérieur desquels un circuit qui a été gravé sur la plaquette doit fonctionner correctement. Un circuit fonctionnant sur des dispositifs fabriqués à ces coins de processus peut fonctionner plus lentement ou plus rapidement que spécifié et à des températures et des tensions plus basses ou plus élevées, mais si le circuit ne fonctionne pas du tout à l'un de ces processus extrêmes, la conception est considérée comme ayant une marge de conception inadéquate. .
Pour vérifier la robustesse d'une conception de circuit intégré, les fabricants de semi-conducteurs fabriqueront des lots d'angle , qui sont des groupes de plaquettes dont les paramètres de processus ont été ajustés en fonction de ces extrêmes, puis testeront les dispositifs fabriqués à partir de ces plaquettes spéciales à différents incréments de conditions environnementales. , comme la tension, la fréquence d'horloge et la température, appliquées en combinaison (deux ou parfois les trois ensemble) dans un processus appelé caractérisation . Les résultats de ces tests sont tracés à l'aide d'une technique graphique connue sous le nom de shmoo plot qui indique clairement la limite au-delà de laquelle un appareil commence à tomber en panne pour une combinaison donnée de ces conditions environnementales.
L'analyse par lots d'angle est plus efficace dans l'électronique numérique en raison de l'effet direct des variations de processus sur la vitesse de commutation des transistors lors des transitions d'un état logique à un autre, ce qui n'est pas pertinent pour les circuits analogiques, tels que les amplificateurs.
Importance pour l'électronique numérique
Dans la conception de microprocesseurs de circuits intégrés à très grande échelle (VLSI) et la fabrication de semi - conducteurs , un coin de processus représente une variation de trois ou six sigma par rapport aux concentrations de dopage nominales (et d'autres paramètres) dans les transistors sur une tranche de silicium . Cette variation peut entraîner des changements significatifs dans le cycle de service et la vitesse de balayage des signaux numériques , et peut parfois entraîner une défaillance catastrophique de l'ensemble du système.
Une variation peut se produire pour de nombreuses raisons, telles que des changements mineurs d'humidité ou des changements de température dans la salle blanche lorsque les plaquettes sont transportées, ou en raison de la position de la matrice par rapport au centre de la plaquette.
Types de coins
Lorsque nous travaillons dans le domaine schématique, nous ne travaillons généralement qu'avec les coins de processus front-end of line (FEOL) car ces coins affecteront les performances des périphériques. Mais il existe un ensemble orthogonal de paramètres de processus qui affectent les parasites de fin de ligne (BEOL).
Coins FEOL
Une convention de dénomination pour les coins de processus consiste à utiliser des désignateurs à deux lettres, la première lettre faisant référence au coin du MOSFET à canal N ( NMOS ) et la deuxième lettre au coin du canal P ( PMOS ). Dans cette convention de dénomination, trois coins existent: typique , rapide et lent . Les virages rapides et lents présentent des mobilités porteuses respectivement supérieures et inférieures à la normale. Par exemple, un coin désigné par FS désigne les NFET rapides et les PFET lents.
Il y a donc cinq coins possibles: typique-typique (TT) (pas vraiment un coin d'un graphe de mobilité n vs p, mais appelé de toute façon un coin), rapide-rapide (FF), lent-lent (SS), rapide -slow (FS) et lent-rapide (SF). Les trois premiers coins (TT, FF, SS) sont appelés coins pairs, car les deux types d'appareils sont affectés uniformément et n'affectent généralement pas l'exactitude logique du circuit. Les dispositifs résultants peuvent fonctionner à des fréquences d'horloge plus lentes ou plus rapides, et sont souvent regroupés en tant que tels. Les deux derniers coins (FS, SF) sont appelés coins "obliques" et sont préoccupants. Cela est dû au fait qu'un type de FET commutera beaucoup plus rapidement que l'autre, et cette forme de commutation déséquilibrée peut entraîner un front de sortie beaucoup moins pivoté que l'autre front. Les dispositifs de verrouillage peuvent alors enregistrer des valeurs incorrectes dans la chaîne logique.
Coins BEOL
En plus des FET eux-mêmes, il existe davantage d'effets de variation sur puce (OCV) qui se manifestent au niveau des nœuds technologiques plus petits . Il s'agit notamment des effets de variation de processus, de tension et de température (PVT) sur l'interconnexion sur puce, ainsi que via les structures.
Les outils d'extraction ont souvent un coin nominal pour refléter la section transversale nominale de la cible de processus. Ensuite, les coins cbest et cworst ont été créés pour modéliser les sections transversales les plus petites et les plus grandes qui sont dans la variation de processus autorisée. Une expérience de pensée simple montre que la plus petite section transversale avec le plus grand espacement vertical produira la plus petite capacité de couplage. Les circuits numériques CMOS étaient plus sensibles à la capacité qu'à la résistance, donc cette variation était initialement acceptable. Au fur et à mesure que les processus évoluaient et que la résistance du câblage devenait plus critique, les rcbest et rcworst supplémentaires ont été créés pour modéliser les aires de section transversale minimale et maximale pour la résistance. Mais le seul changement est que la résistance de la section transversale ne dépend pas de l'épaisseur de l'oxyde (espacement vertical entre les fils), donc pour le meilleur, le plus grand est utilisé et pour le pire, le plus petit est utilisé.
Comptabilisation des coins
Pour lutter contre ces effets de variation, les processus technologiques modernes fournissent souvent des modèles de simulation SPICE ou BSIM pour tous les coins de processus (ou, au moins, TT, FS et SF), ce qui permet aux concepteurs de circuits de détecter les effets de biais de coin avant la conception de la conception . , ainsi que la post-mise en page (par extraction de parasites ), avant qu'elle ne soit enregistrée .
