Arm Cortex-R
Arm Cortex-R (nella notazione precedente ARM Cortex-R ) è una famiglia di processori a 32 bit , costruita come RISC ( Reduced Instruction Set Computer ), basata sull'architettura Armv7 . Arm Cortex-R sono progettati per requisiti in tempo reale difficili , sono generalmente azionati con un sistema operativo in tempo reale (RTOS) ottimizzato per l'applicazione e vengono utilizzati, tra le altre cose, in applicazioni critiche per la sicurezza come dispositivi di controllo per airbag o controlli del motore . Ulteriori aree di applicazione di Cortex-R sono le applicazioni ottimizzate per il throughput dei dati come le unità di controllo su dischi rigidi e unità a stato solido .
I core IP sviluppati da ARM Limited vengono rilevati da vari licenziatari per la rispettiva applicazione, come nel caso di altri core ARM, e quindi integrati dal licenziatario con moduli hardware aggiuntivi come interfacce di input e output nei propri circuiti integrati . Un licenziatario è tra l'altro la società Texas Instruments , che commercializza i processori con il nome Hercules . Questi Cortex-R possono essere certificati per applicazioni critiche per la sicurezza secondo IEC 61508 e ISO 26262 .
Alla fine del 2016, i membri della famiglia Cortex-R includono processori con la designazione del tipo Arm Cortex-R4 (F), questo processore è stato sviluppato nel 2011, i modelli successivi Arm Cortex-R5 (F), Arm Cortex- R7 (F), Arm Cortex-R8 (F) e il braccio Cortex-R52 (F) sviluppati nel 2016. La (F) sta per unità integrata in virgola mobile (FPU).
Le modifiche a questi processori richieste per le applicazioni in tempo reale includono:
- Aree di memoria che sono particolarmente strettamente connesse al nucleo, la cosiddetta memoria inglese strettamente accoppiata, TCM , che evita il comportamento di accesso imprevedibile delle cache . Le routine critiche per il tempo possono essere memorizzate in queste aree di memoria, che hanno sempre lo stesso comportamento di esecuzione indipendentemente dagli stati della cache.
- Una gestione degli interrupt deterministica dal tempo .
- Gestione estesa delle eccezioni direttamente nell'hardware e indipendentemente dal software.
- Protezione estesa della memoria sotto forma di una propria unità di protezione della memoria inglese , MPU .
- Un'interfaccia di memoria dotata di Forward Error Correction (ECC), che non solo riconosce gli errori di memoria, ma può anche correggerli in una certa misura.
- Alcune implementazioni sono progettate anche come dual-core con la capacità di lockstep . Il dual core non viene utilizzato per aumentare la potenza di calcolo totale, ma il programma identico viene elaborato dai due core in parallelo ei risultati vengono confrontati in hardware per le differenze. In questo modo è possibile rilevare guasti hardware nel circuito integrato della CPU.
Guarda anche
Prove individuali
- ↑ a b Processori serie Cortex-R. Estratto marzo 1, 2018 .
- ↑ Microcontrollori Hercules ARM Cortex-R. URL consultato il 2 marzo 2018 .
- ↑ Manuale tecnico ARM: memoria strettamente accoppiata. URL consultato il 2 marzo 2018 .
