Selvjusteret port - Self-aligned gate

I elektronik , en selvjusterende gate er en transistor fremstilling funktion, hvorved en ildfast gate elektrode region af et MOSFET (metal-oxid-halvleder felt-effekt transistor) anvendes som en maske for doping af kilde- og drain regioner. Denne teknik sikrer, at porten let overlapper kanterne på kilden og dræner.

Brugen af ​​selvjusterede porte i MOS-transistorer er en af ​​de vigtigste innovationer, der førte til den store stigning i computerkraft i 1970'erne. Automatisk justeret porte er stadig bruges i de fleste moderne integrerede kredsløb processer .

Introduktion

Image
Diagram over en standard MOSFET

IC-konstruktion

Integrerede kredsløb (IC'er eller "chips") produceres i en flertrinsproces, der opbygger flere lag på overfladen af ​​en siliciumdisk kendt som en " wafer ". Hvert lag er konstrueret ved at belægge skiven i fotoresist og derefter udsætte den for ultraviolet lys, der skinner gennem en stencilignende " maske ". Afhængigt af processen hærdes eller blødgøres fotoresist, der blev udsat for lys, og i begge tilfælde skylles de blødere dele væk. Resultatet er et mikroskopisk mønster på overfladen af ​​skiven, hvor silicium udsættes, mens resten er beskyttet under den resterende fotoresist.

Waferen udsættes derefter for en række processer, der tilføjer eller fjerner materialer fra de dele af waferen, der er ubeskyttet af fotoresisten. I en almindelig proces opvarmes skiven til ca. 1000 ° C og udsættes derefter for en gas indeholdende et dopingmateriale, der ændrer siliciumets elektriske egenskaber. Dette gør det muligt for silicium at blive en elektrondonor, elektronreceptor eller isolator afhængigt af dopemidlet. I et typisk IC-design bruges denne proces til at producere de individuelle transistorer, der udgør nøgleelementerne i en IC.

I MOSFET- designet (metal-oxid-halvleder felt-effekt transistor) er de tre dele af en transistor kilden, afløbet og porten (se diagram). Disse adskilles fra hinanden med materialer, der normalt ville være isolerende. "Felteffekten" i navnet henviser til ændringer i ledningsevnen, der opstår, når en spænding placeres på porten. Dette skaber et elektrisk felt, som får materialet mellem kilden og afløbet til at blive ledende og tænder transistoren "på". Da der ikke strømmer strøm fra porten til afløbet, er omskiftningsenergien for en FET meget lille sammenlignet med tidligere transistortyper, hvor porten (eller basen som den var kendt) var i tråd med strømmen.

Ældre metode

I de tidlige IC-fabrikationsmetoder blev ledningerne mellem transistorer lavet af aluminium . Aluminium smelter ved 660 C, så det måtte deponeres som et af de sidste trin i processen, efter at alle dopingstadier var afsluttet ved 1000 C.

I det almindelige tilfælde er waferen som helhed først forspændt til at have en særlig elektrisk kvalitet, i illustrationen er grundmaterialet forspændt positivt eller "p". En maske bruges derefter til at producere områder, hvor de negative sektioner af transistorer vil blive placeret. Skiven opvarmes derefter til omkring 1000 ° C og udsættes for en gas, der diffunderer ind i skivenes overflade for at producere "n" sektionerne. Et tyndt lag isoleringsmateriale lagres derefter oven på skiven. Endelig er porten mønstret oven på det isolerende lag.

Fotomaske- og litografiprocessen er ikke perfekt, så kilden og afløbet er ikke helt parallelle med hinanden. Når skiven flyttes fra trin til trin, skal den desuden justeres omhyggeligt, så den nye maske er i den rette position i forhold til de foregående trin, og denne justering er aldrig perfekt. For at sikre, at porten faktisk dækker den underliggende kilde og afløbet, skal portmaterialet være bredere end afstanden mellem n sektionerne, typisk så meget som tre gange.

Som et resultat indeholder porten en betydelig mængde metal, der fungerer som en kondensator . Denne parasitære kapacitans kræver, at hele chippen drives ved høje effektniveauer for at sikre ren skift. Derudover betyder forkert justering af porten til den underliggende kilde og afløb, at der er stor chip-til-chip-variabilitet, selv når de fungerer korrekt.

Selvjustering

Den selvjusterede port udviklede sig i flere trin til sin nuværende form. Et vigtigt fremskridt var opdagelsen af, at stærkt dopet silicium var ledende nok til at erstatte aluminiumet. Dette betød gatelaget kunne skabes på noget stadium i flere trin produktionsprocessen .

I den selvjusterede proces forberedes waferen først ved at dække den i det isolerende lag, som tidligere blev udført nær slutningen af ​​processen. Porten er derefter mønstret på toppen og stærkt doteret. N-sektionerne mønstres derefter ved hjælp af en maske, der kun repræsenterer de ydre kanter af kilden og afløbet, den indvendige kant af disse sektioner maskeres af selve porten. Som et resultat, kilde og dræning "selvjustere" til porten. Da de altid er perfekt placeret, er der ikke behov for at gøre porten bredere end ønsket, og den parasitære kapacitans reduceres kraftigt. Justeringstid og variation fra chip til chip reduceres ligeledes.

Efter de tidlige eksperimenter med forskellige portmaterialer ved hjælp af aluminium , molybdæn og amorft silicium , vedtog halvlederindustrien næsten universelt selvjusterede porte lavet med polykrystallinsk silicium, den såkaldte silicium-gate-teknologi (SGT), som havde mange yderligere fordele i forhold til reduktion af parasitære kapaciteter. Et vigtigt træk ved SGT var, at siliciumporten var helt begravet under termisk oxid af høj kvalitet (en af ​​de bedste isolatorer, der er kendt), hvilket gør det muligt at oprette nye enhedstyper, ikke muligt med konventionel teknologi eller med selvjusterede porte lavet med andre materialer. Særligt vigtigt er opladningskoblede enheder (CCD), der bruges til billedsensorer, og ikke-flygtige hukommelsesenheder, der bruger flydende silicium-gate-strukturer. Disse enheder udvidede dramatisk rækkevidden af ​​funktionalitet, der kunne opnås med solid state-elektronik.

Visse innovationer var nødvendige for at lave selvjusterede porte:

Forud for disse innovationer var der blevet demonstreret selvjusterede porte på metalportindretninger , men deres reelle indvirkning var på siliciumportindretninger.

Historie

Den første MOSFET blev opfundet af Mohamed Atalla og Dawon Kahng på Bell Labs i 1959. De brugte silicium som kanal materiale og et ikke-automatisk justeret aluminium (AI) gate . Den aluminium-gate MOS teknologi begyndte med definition og doping af kilde- og drænområderne af MOS transistorer, efterfulgt af porten maske, der definerede den tynde-oxid region af transistorer. Med yderligere bearbejdningstrin vil der derefter blive dannet en aluminiumsport over det tynde oxidområde, der fuldender enhedens fabrikation. På grund af den uundgåelige forskydning af portmasken i forhold til kilde- og afløbsmasken var det nødvendigt at have et ret stort overlapningsområde mellem portområdet og kilde- og afløbsregionerne for at sikre, at det tynde oxidområde ville bygge bro over kilde og afløb, selv under værste fald. Dette krav resulterede i gate-to-source og gate-to-drain parasitære kapaciteter, der var store og variable fra wafer til wafer, afhængigt af forskydningen af ​​gateoxidmasken i forhold til kilde- og afløbsmasken. Resultatet var en uønsket spredning i hastigheden af ​​de producerede integrerede kredsløb og en meget lavere hastighed end teoretisk muligt, hvis de parasitære kapaciteter kunne reduceres til et minimum. Overlappende kapacitans med de mest ugunstige konsekvenser for ydeevnen var den parasitiske kapacitans gate-to-drain, Cgd, som ved den velkendte Miller-effekt forstærkede transistorens gate-til-kilde kapacitans med Cgd ganget med forstærkning af det kredsløb, som transistoren var en del af. Virkningen var en betydelig reduktion i skiftehastigheden for transistorer.

I 1966 indså Robert W. Bower , at hvis portelektroden først blev defineret, ville det ikke kun være muligt at minimere de parasitære kapaciteter mellem port og kilde og afløb, men det ville også gøre dem ufølsomme over for forskydning. Han foreslog en metode, hvor selve aluminiumsportelektroden blev brugt som en maske til at definere transistorens kilde- og afløbsregioner. Da aluminium imidlertid ikke kunne modstå den høje temperatur, der kræves til konventionel doping af kilde- og afløbsforbindelserne, foreslog Bower at bruge ionimplantation, en ny dopingteknik, der stadig er under udvikling hos Hughes Aircraft, hans arbejdsgiver, og endnu ikke tilgængelig på andre laboratorier . Mens Bowers idé var konceptuelt sund, fungerede den i praksis ikke, fordi det var umuligt at passivisere tilstrækkeligt transistorer og reparere strålingsskader på siliciumkrystalstrukturen ved ionimplantation, da disse to operationer ville have krævet temperaturer over af dem, der kan overleves ved aluminiumsporten. Hans opfindelse tilvejebragte således et principbevis, men intet kommercielt integreret kredsløb blev nogensinde produceret med Bowers metode. Der var behov for et mere ildfast portmateriale.

I 1967 erstattede John C. Sarace og samarbejdspartnere ved Bell Labs aluminiumsporten med en elektrode lavet af vakuuminddampet amorf silicium og lykkedes at bygge arbejdende selvjusterede gate MOS-transistorer. Processen som beskrevet var imidlertid kun et principbevis, der kun var egnet til fremstilling af diskrete transistorer og ikke til integrerede kredsløb; og blev ikke forfulgt yderligere af dens efterforskere.

I 1968 brugte MOS-industrien udbredt aluminiumstransistorer med høj tærskel spænding (HVT) og ønskede at have en MOS-proces med lav tærskel spænding (LVT) for at øge hastigheden og reducere strømforsyningen af MOS integrerede kredsløb . Lavtærskelspændingstransistorer med aluminiumport krævede anvendelse af [100] siliciumorientering, hvilket imidlertid producerede for lav en tærskelspænding til de parasitære MOS-transistorer (MOS-transistorer, der blev oprettet, når aluminium over feltoxidet ville bygge bro over to kryds). For at øge den parasitære tærskelspænding ud over forsyningsspændingen var det nødvendigt at øge dopingniveauet af N-typen i udvalgte regioner under feltoxidet, og dette blev oprindeligt gennemført ved brug af en såkaldt kanal-stop-maske og senere med ionimplantation.

Udvikling af silicium-gate-teknologien hos Fairchild

SGT var den første procesteknologi, der blev brugt til at fremstille kommercielle MOS-integrerede kredsløb, som senere bredt blev vedtaget af hele branchen i 1960'erne. I slutningen af ​​1967 indså Tom Klein, der arbejdede på Fairchild Semiconductor R&D Labs, og rapporterede til Les Vadasz , at arbejdsfunktionsforskellen mellem stærkt P-type dopet silicium og N-type silicium var 1,1 volt lavere end arbejdsfunktionsforskellen mellem aluminium og det samme N-type silicium. Dette betød, at tærskelspændingen for MOS-transistorer med siliciumport kunne være 1,1 volt lavere end tærskelspændingen for MOS-transistorer med aluminiumsport fremstillet på det samme udgangsmateriale. Derfor kunne man bruge udgangsmateriale med [111] siliciumorientering og samtidig opnå både en tilstrækkelig parasitisk tærskelspænding og lavtærskelspændingstransistorer uden brug af en kanal-stopmaske eller ionimplantation under feltoxidet. Med P-type dopet siliciumport ville det derfor være muligt ikke kun at oprette selvjusterede porttransistorer, men også en lav tærskel spændingsproces ved at bruge den samme siliciumorientering som høj tærskel spændingsprocessen.

I februar 1968 sluttede Federico Faggin sig til Les Vadasz 'gruppe og fik ansvaret for udviklingen af ​​en MOS-procesteknologi med lav tærskel spænding og selvjustering. Faggins første opgave var at udvikle den præcise ætsningsløsning til den amorfe siliciumport, og derefter skabte han procesarkitekturen og de detaljerede behandlingstrin til at fremstille MOS IC'er med siliciumport . Han opfandt også de 'nedgravede kontakter', en metode til direkte kontakt mellem amorf silicium og siliciumforbindelser uden brug af metal, en teknik der tillod en meget højere kredsløbstæthed, især for tilfældige logiske kredsløb.

Efter validering og karakterisering af processen ved hjælp af et testmønster, han designede, lavede Faggin de første fungerende MOS silicium-gate transistorer og teststrukturer i april 1968. Han designede derefter det første integrerede kredsløb ved hjælp af silicium gate, Fairchild 3708, en 8-bit analog multiplexer med afkodningslogik, der havde den samme funktionalitet som Fairchild 3705, en metal-gate produktion IC, som Fairchild Semiconductor havde svært ved at lave på grund af dens ret strenge specifikationer.

Tilgængeligheden af ​​3708 i juli 1968 gav også en platform til yderligere at forbedre processen i de følgende måneder, hvilket førte til afsendelse af de første 3708 prøver til kunder i oktober 1968 og gjort den kommercielt tilgængelig for det generelle marked inden udgangen af 1968. I perioden juli til oktober 1968 tilføjede Faggin to yderligere kritiske trin til processen:

  • Udskiftning af det vakuum-inddampede amorfe silicium med poly-krystallinsk silicium opnået ved dampfaseaflejring. Dette trin blev nødvendigt, da fordampet, amorft silicium brækkede, hvor det passerede over "trin" i oxidets overflade.
  • Brugen af ​​fosfor-gettering for at opsuge urenhederne, der altid er til stede i transistoren, hvilket forårsager pålidelighedsproblemer. Phosphor-gettering fik lov til at reducere lækstrømmen betydeligt og undgå den tærskelspændingsdrift, der stadig plagede MOS-teknologi med aluminiumsport (MOS-transistorer med aluminiumsport var ikke egnet til phosphor-gettering på grund af den krævede høje temperatur).

Med siliciumporten nåede den langsigtede pålidelighed af MOS-transistorer snart niveauet med bipolære IC'er, der fjernede en stor hindring for den brede anvendelse af MOS-teknologi.

Ved udgangen af ​​1968 havde silicium-gate-teknologien opnået imponerende resultater. Selvom 3708 var designet til at have omtrent det samme område som 3705 for at lette brugen af ​​det samme produktionsværktøj som 3705, kunne det have været gjort betydeligt mindre. Ikke desto mindre havde den overlegen ydeevne sammenlignet med 3705: den var 5 gange hurtigere, den havde cirka 100 gange mindre lækstrøm, og modstanden på de store transistorer, der udgjorde de analoge switches, var 3 gange lavere.

Kommercialisering hos Intel

Silicon-gate-teknologien (SGT) blev vedtaget af Intel ved dets grundlæggelse (juli 1968) og blev inden for få år kerneteknologien til fremstilling af MOS-integrerede kredsløb over hele verden, der varer indtil i dag. Intel var også det første firma, der udviklede ikke-flygtig hukommelse ved hjælp af flydende silicium-gate-transistorer.

Den første hukommelseschip, der brugte silicium-gate-teknologi, var Intel 1101 SRAM (statisk tilfældig adgangshukommelse ) chip, fremstillet i 1968 og demonstreret i 1969. Den første kommercielle single-chip mikroprocessor , Intel 4004 , blev udviklet af Faggin ved hjælp af hans silicium-gate MOS IC-teknologi sammen med Marcian Hoff , Stan Mazor og Masatoshi Shima .

Originaldokumenter på SGT

  • Bower, RW og Dill, RG (1966). "Isolerede portfelteffekttransistorer fremstillet ved hjælp af porten som kildedrænningsmaske". IEEE International Electron Devices Meeting, 1966
  • Faggin, F., Klein, T. og Vadasz, L .: "Isoleret portfelteffekt-transistorintegrerede kredsløb med siliciumporte". IEEE International Electron Devices Meeting, Washington DC, 1968 [1]
  • US 3475234 , Kerwin, RE; Klein, DL & Sarace, JC, "Metode til fremstilling af MIS-struktur", udstedt 28-10-1969 
  • Federico Faggin og Thomas Klein .: "En hurtigere generation af MOS-enheder med lave tærskler kører på toppen af ​​den nye bølge, Silicon-Gate IC's". Omslagshistorie om Fairchild 3708, magasinet "Elektronik", 29. september 1969.
  • Vadasz, LL; Grove, AS; Rowe, TA; Moore, GE (oktober 1969). "Silicon Gate Technology". IEEE-spektrum . s. 27–35.
  • F. Faggin, T. Klein "Silicon Gate Technology", "Solid State Electronics", 1970, bind. 13, s. 1125–1144.
  • US 3673471 , Klein Thomas & Faggin Federico, "Doped Semiconductor Electroder for MOS Type Devices", udstedt 27. juni 1972, tildelt Fairchild Camera and Instruments Corporation, Mountain View, CA 

Patenter

Det selvjusterede gate-design blev patenteret i 1969 af holdet fra Kerwin, Klein og Sarace. Det blev uafhængigt opfundet af Robert W. Bower (US 3.472.712, udstedt 14. oktober 1969, indgivet 27. oktober 1966). Bell Labs Kerwin et al. patent 3.475.234 blev først indgivet den 27. marts 1967, flere måneder efter at RW Bower og HD Dill havde offentliggjort og præsenteret den første publikation af dette arbejde på International Electron Device Meeting, Washington, DC i 1966.

I en retssag, der involverede Bower, fastslog Tredje Klageretten, at Kerwin, Klein og Sarace var opfinderne af den selvjusterede silicium gate-transistor. På dette grundlag blev de tildelt det grundlæggende patent US 3.475.234. Faktisk blev den selvjusterede port MOSFET opfundet af Robert W. Bower US 3.472.712, udstedt 14. oktober 1969, arkiveret 27. oktober 1966. Bell Labs Kerwin et al. Patent 3.475.234 blev først indgivet 27. marts 1967 adskillige måneder efter RW Bower og HD Dill Udgav og præsenterede den første publikation af dette arbejde med titlen INSULATED GATE FIELD EFFECT TRANSISTORS FABRICATED USING THE GATE AS SOURCE-DRAIN MASK på International Electron Device Meeting, Washington, DC, 1966. Bowers arbejde beskrev den selvjusterede gate MOSFET, lavet med både aluminiums- og polysilicium-porte. Det brugte både ionimplantation og diffusion til at danne kilden og dræne ved hjælp af portelektroden som masken til at definere kilde- og dræningsregionerne. Bell Labs-teamet deltog i dette møde i IEDM i 1966, og de diskuterede dette arbejde med Bower efter hans præsentation i 1966. Bower havde først lavet den selvjusterede port ved hjælp af aluminium som porten og før præsentation i 1966 lavede enheden ved hjælp af polysilikon som port.

Den selvjusterede port involverer typisk ionimplantation , en anden halvlederprocesinnovation i 1960'erne. Historierne om ionimplantation og selvjusterede porte er meget indbyrdes forbundne, som fortalt i en dybtgående historie af RB Fair.

Det første kommercielle produkt ved hjælp af selvjusteret silicium-gate-teknologi var Fairchild 3708 8-bit analog multiplexor, i 1968, designet af Federico Faggin, der var banebrydende for flere opfindelser for at gøre ovennævnte ikke-fungerende konceptbeviser til, hvad industrien faktisk vedtaget derefter.

Fremstillingsproces

Vigtigheden af ​​selvjusterede porte kommer i processen, der bruges til at fremstille dem. Processen med at bruge gateoxid som en maske til kilde- og afløbsdiffusionen både forenkler processen og forbedrer udbyttet betydeligt.

Process trin

Følgende er trinene til oprettelse af en selvjusteret port:

Image
Et renrumsanlæg, hvor disse trin udføres

Disse trin blev først oprettet af Federico Faggin og anvendt i Silicon Gate Technology-processen udviklet hos Fairchild Semiconductor i 1968 til fremstilling af det første kommercielle integrerede kredsløb, der bruger det, Fairchild 3708

1. Brønde på feltoxidet er ætset, hvor transistorer skal dannes. Hver brønd definerer kilde-, afløbs- og aktive gateområder for en MOS-transistor.
2. Ved hjælp af en tør termisk oxidation proces, et tyndt lag (5-200 nm) af gate-oxid (SiO 2 er) dyrket på siliciumskiven.
3. Ved hjælp af en kemisk dampaflejringsproces (CVD) dyrkes et lag polysilicium oven på portoxidet.
4. Et lag fotoresist påføres oven på polysiliciumet .
5. En maske placeres oven på fotoresist og udsættes for UV-lys ; dette nedbryder fotoresistlaget i områder, hvor masken ikke beskyttede det.
6. Fotoresist eksponeres med en specialiseret udviklerløsning. Dette er beregnet til at fjerne fotoresisten, der blev nedbrudt af UV-lyset.
7. Polysilicium og gateoxid, der ikke er dækket af fotoresist, ætses væk med en bufret ionætsningsproces. Dette er normalt en syreopløsning indeholdende flussyre .
8. Resten af ​​fotoresisten fjernes fra siliciumskiven. Der er nu en skive med polysilicium over portoxid og over feltoxid.
9. Det tynde oxid er ætset væk og udsætter transistorens kilde- og afløbsregioner, undtagen i gateområdet, der er beskyttet af polysiliciumporten.
10. Ved hjælp af en konventionel dopingproces eller en proces kaldet ionimplantation doteres kilden, drænet og polysiliciumet. Det tynde oxid under siliciumporten fungerer som en maske til dopingprocessen. Dette trin er det, der gør porten selvjusterende. Kilde- og afløbsregionerne justeres automatisk korrekt med porten (allerede på plads).
11. Waferen udglødes i en højtemperaturovn (> 800 ° C eller 1.500 ° F). Dette diffunderer doteringsmidlet yderligere ind i krystalstrukturen for at få kilde- og afløbsregionerne og resulterer i, at dopemidlet diffunderer lidt under porten.
12. Processen fortsætter med dampaflejring af siliciumdioxid for at beskytte de udsatte områder og med alle de resterende trin for at fuldføre processen.

Se også

Bemærkninger

Referencer