Liste over ARM mikroarkitekturer - List of ARM microarchitectures

"ARM8" omdirigerer her. For ARMv8-A-arkitekturen, se ARMv8-A . For ARMv8-R-arkitekturen, se ARMv8-R .

Dette er en liste over mikroarkitekturer baseret på ARM -familien af instruktionssæt designet af ARM Holdings og tredjeparter, sorteret efter version af ARM -instruktionssæt, udgivelse og navn. I 2005 gav ARM et resumé af de mange leverandører, der implementerer ARM -kerner i deres design. Keil giver også en noget nyere oversigt over leverandører af ARM -baserede processorer. ARM giver endvidere et diagram, der viser en oversigt over ARM -processorprogrammet med ydeevne og funktionalitet kontra muligheder for de nyere ARM -kernefamilier.

ARM kerner

Designet af ARM

ARM familie ARM -arkitektur ARM kerne Funktion Cache (I / D), MMU Typisk MIPS @ MHz Reference
ARM1 ARMv1 ARM1 Første implementering Ingen
ARM2 ARMv2 ARM2 ARMv2 tilføjede MUL (multiply) instruktionen Ingen 4 MIPS @ 8 MHz
0,33 DMIPS /MHz
ARMv2a ARM250 Integreret MEMC (MMU), grafik og I/O -processor. ARMv2a tilføjede SWP og SWPB (swap) instruktionerne Ingen, MEMC1a 7 MIPS @ 12 MHz
ARM3 ARMv2a ARM3 Første integrerede hukommelsescache 4  KB samlet 12 MIPS @ 25 MHz
0,50 DMIPS/MHz
ARM6 ARMv3 ARM60 ARMv3 først til at understøtte 32-bit hukommelsesadresserum (tidligere 26-bit).
ARMv3M tilføjede først lange multiplikationsinstruktioner (32x32 = 64). 		Ingen 10 MIPS @ 12 MHz
ARM600 Som ARM60, cache og coprocessor bus (til FPA10 floating-point enhed) 4 KB samlet 28 MIPS @ 33 MHz
ARM610 Som ARM60, cache, ingen coprocessor -bus 4 KB samlet 17 MIPS @ 20 MHz
0,65 DMIPS/MHz
ARM7 ARMv3 ARM700 8 KB samlet 40 MHz
ARM710 Som ARM700, ingen coprocessorbus 8 KB samlet 40 MHz
ARM710a Som ARM710 8 KB samlet 40 MHz
0,68 DMIPS/MHz
ARM7T ARMv4T ARM7TDMI (-S) 3-trins pipeline, Thumb, ARMv4 først til at droppe ældre ARM 26-bit adressering Ingen 15 MIPS @ 16,8 MHz
63 DMIPS @ 70 MHz
ARM710T Som ARM7TDMI, cache 8 KB samlet, MMU 36 MIPS @ 40 MHz
ARM720T Som ARM7TDMI, cache 8 KB samlet, MMU med FCSE (Fast Context Switch Extension) 60 MIPS @ 59,8 MHz
ARM740T Som ARM7TDMI, cache MPU
ARM7EJ ARMv5TEJ ARM7EJ-S 5-trins pipeline, Thumb, Jazelle DBX, forbedrede DSP-instruktioner Ingen
ARM8 ARMv4 ARM810 5-trins rørledning, forudsigelse af statisk gren, hukommelse med dobbelt båndbredde 8 KB samlet, MMU 84 MIPS @ 72 MHz
1,16 DMIPS/MHz
ARM9T ARMv4T ARM9TDMI 5-trins rørledning, Thumb Ingen
ARM920T Som ARM9TDMI, cache 16 KB / 16 KB, MMU med FCSE (Fast Context Switch Extension) 200 MIPS @ 180 MHz
ARM922T Som ARM9TDMI cacher 8 KB / 8 KB, MMU
ARM940T Som ARM9TDMI cacher 4 KB / 4 KB, MPU
ARM9E ARMv5TE ARM946E-S Tommelfinger, forbedrede DSP -instruktioner, caches Variable, tæt koblede minder, MPU
ARM966E-S Tommelfinger, forbedrede DSP -instruktioner Ingen cache, TCM'er
ARM968E-S Som ARM966E-S Ingen cache, TCM'er
ARMv5TEJ ARM926EJ-S Thumb, Jazelle DBX, forbedrede DSP -instruktioner Variabel, TCM'er, MMU 220 MIPS @ 200 MHz
ARMv5TE ARM996HS Ur uden processor, som ARM966E-S Ingen caches, TCM'er, MPU
ARM10E ARMv5TE ARM1020E 6-trins pipeline, Thumb, forbedrede DSP-instruktioner, (VFP) 32 KB / 32 KB, MMU
ARM1022E Som ARM1020E 16 KB / 16 KB, MMU
ARMv5TEJ ARM1026EJ-S Thumb, Jazelle DBX, forbedrede DSP -instruktioner, (VFP) Variabel, MMU eller MPU
ARM11 ARMv6 ARM1136J (F) -S 8-trins pipeline, SIMD , Thumb, Jazelle DBX, (VFP), forbedrede DSP-instruktioner, ujusteret hukommelsesadgang Variabel, MMU 740 @ 532–665 MHz (i.MX31 SoC), 400–528 MHz
ARMv6T2 ARM1156T2 (F) -S 9-trins pipeline, SIMD , Thumb-2, (VFP), forbedrede DSP-instruktioner Variabel, MPU
ARMv6Z ARM1176JZ (F) -S Som ARM1136EJ (F) -S Variabel, MMU + TrustZone 965 DMIPS @ 772 MHz, op til 2.600 DMIPS med fire processorer
ARMv6K ARM11MPCore Som ARM1136EJ (F) -S, 1-4 core SMP Variabel, MMU
SecurCore ARMv6-M SC000 Som Cortex-M0 0,9 DMIPS/MHz
ARMv4T SC100 Som ARM7TDMI
ARMv7-M SC300 Som Cortex-M3 1,25 DMIPS/MHz
Cortex-M ARMv6-M Cortex-M0 Mikrokontrollerprofil, de fleste tommelfingre + nogle tommelfinger-2, hardware multiplikationsinstruktion (valgfri lille), valgfri systemtimer, valgfri bit-banding-hukommelse Valgfri cache, ingen TCM, ingen MPU 0,84 DMIPS/MHz
Cortex-M0+ Mikrokontrollerprofil, de fleste tommelfingre + nogle tommelfinger-2, hardware multiplikationsinstruktion (valgfri lille), valgfri systemtimer, valgfri bit-banding-hukommelse Valgfri cache, ingen TCM, valgfri MPU med 8 regioner 0,93 DMIPS/MHz
Cortex-M1 Mikrokontrollerprofil, de fleste tommelfingre + nogle tommelfinger-2, hardware multiplikationsinstruktion (valgfri lille), OS-mulighed tilføjer SVC / banked stack pointer, valgfri systemtimer, ingen bit-banding-hukommelse Valgfri cache, 0–1024 KB I-TCM, 0–1024 KB D-TCM, ingen MPU 136 DMIPS @ 170 MHz, (0,8 DMIPS/MHz FPGA-afhængig)
ARMv7-M Cortex-M3 Mikrokontrollerprofil, Thumb / Thumb-2, hardware multiplicere og dele instruktioner, valgfri bit-banding-hukommelse Valgfri cache, ingen TCM, valgfri MPU med 8 regioner 1,25 DMIPS/MHz
ARMv7E-M Cortex-M4 Mikrokontrollerprofil, tommelfinger / tommelfinger-2 / DSP / valgfri VFPv4-SP FPU med enkel præcision , multiplikations- og opdelingsinstruktioner til hardware, valgfri bitbåndhukommelse Valgfri cache, ingen TCM, valgfri MPU med 8 regioner 1,25 DMIPS/MHz (1,27 m/FPU)
Cortex-M7 Mikrokontrollerprofil, Thumb / Thumb-2 / DSP / valgfri VFPv5 enkelt og dobbelt præcision FPU , hardware multiplicere og dele instruktioner 0−64 KB I-cache, 0−64 KB D-cache, 0–16 MB I-TCM, 0–16 MB D-TCM (alle disse m/valgfri ECC), valgfri MPU med 8 eller 16 regioner 2,14 DMIPS/MHz
ARMv8-M Baseline Cortex-M23 Mikrokontrollerprofil, Thumb-1 (de fleste), Thumb-2 (nogle), Divide, TrustZone Valgfri cache, ingen TCM, valgfri MPU med 16 regioner 0,99 DMIPS/MHz
ARMv8-M hovedlinje Cortex-M33 Mikrokontrollerprofil, Thumb-1, Thumb-2, Saturated, DSP, Divide, FPU (SP), TrustZone, Co-processor Valgfri cache, ingen TCM, valgfri MPU med 16 regioner 1,50 DMIPS/MHz
Cortex-M35P Mikrokontrollerprofil, Thumb-1, Thumb-2, Saturated, DSP, Divide, FPU (SP), TrustZone, Co-processor Indbygget cache (med option 2–16 KB), I-cache, ingen TCM, valgfri MPU med 16 regioner 1,50 DMIPS/MHz
ARMv8.1-M hovedlinje Cortex-M55
Cortex-R ARMv7-R Cortex-R4 Realtidsprofil, Thumb / Thumb-2 / DSP / valgfri VFPv3 FPU , multiplikation af hardware og valgfri opdelingsinstruktioner, valgfri paritet og ECC til interne busser / cache / TCM, 8-trins pipeline dual-core running lockstep med fejllogik 0–64 KB / 0–64 KB, 0–2 af 0–8  MB TCM, vælg. MPU med 8/12 regioner 1,67 DMIPS/MHz
Cortex-R5 Realtidsprofil, Thumb / Thumb-2 / DSP / valgfri VFPv3 FPU og præcision, hardware multiplikation og valgfri opdelingsinstruktioner, valgfri paritet og ECC til interne busser / cache / TCM, 8-trins pipeline dual-core running lock-step med fejllogik / valgfri som 2 uafhængige kerner, perifer port med lav latens (LLPP), accelerator koherensport (ACP) 0–64 KB / 0–64 KB, 0–2 af 0–8 MB TCM, vælg. MPU med 12/16 regioner 1,67 DMIPS/MHz
Cortex-R7 Realtidsprofil, Thumb / Thumb-2 / DSP / valgfri VFPv3 FPU og præcision, hardware multiplikation og valgfri opdelingsinstruktioner, valgfri paritet og ECC til interne busser / cache / TCM, 11-trins pipeline dual-core running lock-step med fejllogik / udførelse af ordre / omdøbning af dynamisk register / valgfrit som 2 uafhængige kerner, perifer port med lav latens (LLPP), ACP 0–64 KB / 0–64 KB,? på 0–128 KB TCM, vælg. MPU med 16 regioner 2,50 DMIPS/MHz
Cortex-R8 TBD 0–64 KB / 0–64 KB L1, 0–1 / 0–1 MB TCM, vælg MPU med 24 regioner 2,50 DMIPS/MHz
ARMv8-R Cortex-R52 TBD 0–32 KB / 0–32 KB L1, 0–1 / 0–1 MB TCM, vælg MPU med 24+24 regioner 2,16 DMIPS/MHz
Cortex-R82 TBD 16–128 KB / 16–64 KB L1, 64K – 1 MB L2, 0,16–1 / 0,16–1 MB TCM,

vælg MPU med 32+32 regioner

3,41 DMIPS/MHz
Cortex-A
(32-bit) 		ARMv7-A Cortex-A5 Applikationsprofil, ARM / Thumb / Thumb-2 / DSP / SIMD / Valgfri VFPv4-D16 FPU / Valgfri NEON / Jazelle RCT og DBX, 1-4 kerner / valgfri MPCore, snoop-kontrolenhed (SCU), generisk afbrydelsescontroller (GIC) , accelerator koherensport (ACP) 4−64 KB / 4−64 KB L1, MMU + TrustZone 1,57 DMIPS/MHz pr. Kerne
Cortex-A7 Applikationsprofil, ARM / Thumb / Thumb-2 / DSP / VFPv4 FPU / NEON / Jazelle RCT og DBX / Hardware-virtualisering, ordreudførelse, superkalar , 1–4 SMP-kerner, MPCore, Store fysiske adresseudvidelser (LPAE), snoop styreenhed (SCU), generisk afbrydelsescontroller (GIC), arkitektur og funktionssæt er identiske med A15, 8-10-trins rørledning, laveffektdesign 8−64 KB / 8−64 KB L1, 0–1 MB L2, MMU + TrustZone 1,9 DMIPS/MHz pr. Kerne
Cortex-A8 Ansøgningsprofil, ARM / Thumb / Thumb-2 / VFPv3 FPU / NEON / Jazelle RCT og DAC, 13-trins superscalar pipeline 16–32 KB / 16–32 KB L1, 0–1 MB L2 opt. ECC, MMU + TrustZone Op til 2000 (2,0 DMIPS/MHz i hastighed fra 600 MHz til større end 1  GHz )
Cortex-A9 Ansøgningsprofil, ARM / Thumb / Thumb-2 / DSP / Valgfri VFPv3 FPU / Valgfri NEON / Jazelle RCT og DBX, ikke-ordnet spekulativt problem superscalar , 1–4 SMP-kerner, MPCore, snoop-kontrolenhed (SCU), generisk interrupt controller (GIC), accelerator koherensport (ACP) 16–64 KB / 16–64 KB L1, 0–8 MB L2 opt. paritet, MMU + TrustZone 2,5 DMIPS/MHz pr. Kerne, 10.000 DMIPS @ 2 GHz på Performance Optimized TSMC 40G (dual-core)
Cortex-A12 Applikationsprofil, ARM / Thumb-2 / DSP / VFPv4 FPU / NEON / Hardwarevirtualisering, ikke- ordenet spekulativt problem superscalar , 1–4 SMP-kerner, Large Physical Address Extensions (LPAE), snoop-kontrolenhed (SCU), generisk interrupt controller (GIC), accelerator koherensport (ACP) 32−64 KB 3,0 DMIPS/MHz pr. Kerne
Cortex-A15 Applikationsprofil, ARM / Thumb / Thumb-2 / DSP / VFPv4 FPU / NEON / integer divide / fused MAC / Jazelle RCT / hardware virtualization, out-of-order speculative issue superscalar , 1-4 SMP cores, MPCore, Large Physical Address Udvidelser (LPAE), snoop-kontrolenhed (SCU), generisk interrupt controller (GIC), ACP, 15-24-trins rørledning 32 KB m/ paritet/ 32 KB m/ ECC L1, 0–4 MB L2, L2 har ECC, MMU + TrustZone Mindst 3,5 DMIPS/MHz pr. Kerne (op til 4,01 DMIPS/MHz afhængig af implementering)
Cortex-A17 Applikationsprofil, ARM / Thumb / Thumb-2 / DSP / VFPv4 FPU / NEON / integer divide / fused MAC / Jazelle RCT / hardware virtualization, out-of-order speculative issue superscalar , 1-4 SMP cores, MPCore, Large Physical Address Extensions (LPAE), snoop control unit (SCU), generic interrupt controller (GIC), ACP 32 KB L1, 256 KB – 8 MB L2 m/valgfri ECC 2,8 DMIPS/MHz
ARMv8-A Cortex-A32 Ansøgningsprofil, AArch32, 1–4 SMP-kerner, TrustZone, NEON avanceret SIMD, VFPv4, hardwarevirtualisering, dobbelt problem, in-order pipeline 8–64 KB m/valgfri paritet/8−64 KB m/valgfri ECC L1 pr. Kerne, 128 KB – 1 MB L2 m/valgfri ECC delt
Cortex-A
(64-bit) 		ARMv8-A Cortex-A34 Ansøgningsprofil, AArch64, 1–4 SMP-kerner, TrustZone, NEON avanceret SIMD, VFPv4, hardware-virtualisering, 2-bredde afkode, pipeline i ordre 8−64 KB m/paritet/8−64 KB m/ECC L1 pr. Kerne, 128 KB – 1 MB L2 delt, 40-bit fysiske adresser
Cortex-A35 Ansøgningsprofil, AArch32 og AArch64, 1-4 SMP-kerner, TrustZone, NEON avanceret SIMD, VFPv4, hardware-virtualisering, 2-bredde-dekodning, ordre-pipeline 8−64 KB m/paritet/8−64 KB m/ECC L1 pr. Kerne, 128 KB – 1 MB L2 delt, 40-bit fysiske adresser 1,78 DMIPS/MHz
Cortex-A53 Ansøgningsprofil, AArch32 og AArch64, 1-4 SMP-kerner, TrustZone, NEON avanceret SIMD, VFPv4, hardware-virtualisering, 2-bredde-dekodning, ordre-pipeline 8−64 KB m/paritet/8−64 KB m/ECC L1 pr. Kerne, 128 KB – 2 MB L2 delt, 40-bit fysiske adresser 2,3 DMIPS/MHz
Cortex-A57 Ansøgningsprofil, AArch32 og AArch64, 1-4 SMP-kerner, TrustZone, NEON avanceret SIMD, VFPv4, hardware-virtualisering, 3-bredde-dekodning af superkalar, dybt ude af drift-pipeline 48 KB m/DED paritet/32 KB m/ECC L1 pr. Kerne; 512 KB – 2 MB L2 delt m/ECC; 44-bit fysiske adresser 4,1–4,5 DMIPS/MHz
Cortex-A72 Applikationsprofil, AArch32 og AArch64, 1–4 SMP-kerner, TrustZone, NEON avanceret SIMD, VFPv4, hardware-virtualisering, 3-bredde superscalar, dybt ude af drift-pipeline 48 KB m/DED paritet/32 KB m/ECC L1 pr. Kerne; 512 KB – 2 MB L2 delt m/ECC; 44-bit fysiske adresser 4,7 DMIPS/MHz
Cortex-A73 Applikationsprofil, AArch32 og AArch64, 1-4 SMP-kerner, TrustZone, NEON avanceret SIMD, VFPv4, hardware-virtualisering, 2-bredde superscalar, dybt ude af drift-pipeline 64 KB / 32−64 KB L1 pr. Kerne, 256 KB – 8 MB L2 delt m / valgfri ECC, 44-bit fysiske adresser 4,8 DMIPS/MHz
ARMv8.2-A Cortex-A55 Ansøgningsprofil, AArch32 og AArch64, 1-8 SMP-kerner, TrustZone, NEON avanceret SIMD, VFPv4, hardware-virtualisering, 2-bredde-dekodning, ordre-pipeline 16−64 KB / 16−64 KB L1, 256 KB L2 pr. Kerne, 4 MB L3 delt
Cortex-A65 Ansøgningsprofil, AArch64, 1–8 SMP-kerner, TrustZone, NEON avanceret SIMD, VFPv4, hardware-virtualisering, 2-bred afkode superscalar, 3-bredde problem, out-of-order pipeline, SMT
Cortex-A65AE Som ARM Cortex-A65 tilføjer dual core lockstep til sikkerhedsprogrammer 64/64 KB L1, 256 KB L2 pr. Kerne, 4 MB L3 delt
Cortex-A75 Ansøgningsprofil, AArch32 og AArch64, 1–8 SMP-kerner, TrustZone, NEON avanceret SIMD, VFPv4, hardware-virtualisering, 3-bredde-dekodning af superkalar, dybt ude af drift-pipeline 64/64 KB L1, 512 KB L2 pr. Kerne, 4 MB L3 delt
Cortex-A76 Ansøgningsprofil, AArch32 (ikke-privilegeret niveau eller kun EL0) og AArch64, 1–4 SMP-kerner, TrustZone, NEON avanceret SIMD, VFPv4, hardwarevirtualisering, 4-bredde afkode superscalar, 8-vejs problem, 13-trins pipeline, dybt ude -ordrerør 64 /64 KB L1, 256−512 KB L2 pr. Kerne, 512 KB − 4 MB L3 delt
Cortex-A76AE Som ARM Cortex-A76 tilføjer dual core lockstep til sikkerhedsprogrammer
Cortex-A77 Ansøgningsprofil, AArch32 (ikke-privilegeret niveau eller kun EL0) og AArch64, 1–4 SMP-kerner, TrustZone, NEON avanceret SIMD, VFPv4, hardware-virtualisering, 4-bredde dekoder superscalar, 6-bredde instruktionshentning, 12-vejs problem, 13-trins rørledning, dybt ude af drift-rørledning 1.5K L0 MOPs -cache, 64/64 KB L1, 256-512 KB L2 pr. Kerne, 512 KB − 4 MB L3 delt
Cortex-A78
Cortex-A78AE Som ARM Cortex-A78 tilføjer dual core lockstep til sikkerhedsprogrammer
Cortex-X1 Performance-tunet variant af Cortex-A78
Cortex-A78C
ARMv9-A Cortex-A710 Første Armv9 generation "stor" CPU
Neoverse Nyere N1 Ansøgningsprofil, AArch32 (ikke-privilegeret niveau eller kun EL0) og AArch64, 1–4 SMP-kerner, TrustZone, NEON avanceret SIMD, VFPv4, hardwarevirtualisering, 4-bredde afkode superscalar, 8-vejs afsendelse/problem, 13-trins pipeline, dybt ude af drift-pipeline 64/64 KB L1, 512−1024 KB L2 pr. Kerne, 2−128 MB L3 delt, 128 MB cache på systemniveau
Neoverse E1 Ansøgningsprofil, AArch64, 1–8 SMP-kerner, TrustZone, NEON avanceret SIMD, VFPv4, hardware-virtualisering, 2-bred afkode superscalar, 3-bredde problem, 10-trins pipeline, out-of-order pipeline, SMT 32−64 KB / 32−64 KB L1, 256 KB L2 pr. Kerne, 4 MB L3 delt
ARM familie ARM -arkitektur ARM kerne Funktion Cache (I / D), MMU Typisk MIPS @ MHz Reference

Designet af tredjeparter

Disse kerner implementerer ARM instruktionssæt og blev udviklet uafhængigt af virksomheder med en arkitektlicens fra ARM.

Kernefamilie Instruktionssæt Mikroarkitektur Funktion Cache (I / D), MMU Typisk MIPS @ MHz
StrongARM
( Digital ) 		ARMv4 SA-110 5-trins rørledning 16 KB / 16 KB, MMU 100–233 MHz
1,0 DMIPS/MHz
SA-1100 derivat af SA-110 16 KB / 8 KB, MMU
Faraday
( Faraday Technology ) 		ARMv4 FA510 6-trins rørledning Op til 32 KB / 32 KB cache, MPU 1,26 DMIPS/MHz
100-200 MHz
FA526 Op til 32 KB / 32 KB cache, MMU 1,26 MIPS/MHz
166–300 MHz
FA626 8-trins rørledning 32 KB / 32 KB cache, MMU 1,35 DMIPS/MHz
500 MHz
ARMv5TE FA606TE 5-trins rørledning Ingen cache, ingen MMU 1,22 DMIPS/MHz
200 MHz
FA626TE 8-trins rørledning 32 KB / 32 KB cache, MMU 1,43 MIPS/MHz
800 MHz
FMP626TE 8-trins rørledning, SMP 1,43 MIPS/MHz
500 MHz
FA726TE 13 -trins pipeline, dobbelt problem 2,4 DMIPS/MHz
1000 MHz
XScale
( Intel / Marvell ) 		ARMv5TE XScale 7-trins pipeline, Thumb, forbedrede DSP-instruktioner 32 KB / 32 KB, MMU 133–400 MHz
Bulverde Trådløs MMX , trådløs SpeedStep tilføjet 32 KB / 32 KB, MMU 312–624 MHz
Monahans Trådløs MMX2 tilføjet 32 KB / 32 KB L1, valgfri L2 -cache op til 512 KB, MMU Op til 1,25 GHz
Sheeva
(Marvell) 		ARMv5 Feroceon 5-8-trins pipeline, single-issue 16 KB / 16 KB, MMU 600–2000 MHz
Jolteon 5-8-trins pipeline, dual-issue 32 KB / 32 KB, MMU
PJ1 (Mohawk) 5-8-trins pipeline, single-issue, Wireless MMX2 32 KB / 32 KB, MMU 1,46 DMIPS/MHz
1,06 GHz
ARMv6 / ARMv7-A PJ4 6-9-trins pipeline, dual-issue, Wireless MMX2, SMP 32 KB / 32 KB, MMU 2,41 DMIPS/MHz
1,6 GHz
Snapdragon
( Qualcomm ) 		ARMv7-A Skorpion 1 eller 2 kerner. ARM / Thumb / Thumb-2 / DSP / SIMD / VFPv3 FPU / NEON (128-bit bred) 256 KB L2 pr. Kerne 2.1 DMIPS/MHz pr. Kerne
Krait 1, 2 eller 4 kerner. ARM / Thumb / Thumb-2 / DSP / SIMD / VFPv4 FPU / NEON (128-bit bred) 4 KB / 4 KB L0, 16 KB / 16 KB L1, 512 KB L2 pr. Kerne 3,3 DMIPS/MHz pr. Kerne
ARMv8-A Kryo 4 kerner. ? Op til 2,2 GHz

(6,3 DMIPS/MHz)

Axe
( Apple ) 		ARMv7-A Swift 2 kerner. ARM / Thumb / Thumb-2 / DSP / SIMD / VFPv4 FPU / NEON L1: 32 KB / 32 KB, L2: 1 MB delt 3,5 DMIPS/MHz pr. Kerne
ARMv8-A Cyklon 2 kerner. ARM / Thumb / Thumb-2 / DSP / SIMD / VFPv4 FPU / NEON / TrustZone / AArch64 . Uden ordre, superkalar. L1: 64 KB / 64 KB, L2: 1 MB delt
SLC: 4 MB		 1,3 eller 1,4 GHz
ARMv8-A tyfon 2 eller 3 kerner. ARM / Thumb / Thumb-2 / DSP / SIMD / VFPv4 FPU / NEON / TrustZone / AArch64 L1: 64 KB / 64 KB, L2: 1 MB eller 2 MB delt
SLC: 4 MB		 1,4 eller 1,5 GHz
ARMv8-A Twister 2 kerner. ARM / Thumb / Thumb-2 / DSP / SIMD / VFPv4 FPU / NEON / TrustZone / AArch64 L1: 64 KB / 64 KB, L2: 2 MB delt
SLC: 4 MB eller 0 MB		 1,85 eller 2,26 GHz
ARMv8-A Orkanen og Zephyr Orkan: 2 eller 3 kerner. AArch64, ude af drift, superkalar, 6-dekodning, 6-nummer, 9-bred
Zephyr: 2 eller 3 kerner. AArch64, ude af drift, superkalar.		 L1: 64 KB / 64 KB, L2: 3 MB eller 8 MB delt
L1: 32 KB / 32 KB. L2: ingen
SLC: 4 MB eller 0 MB		 2,34 eller 2,38 GHz
1,05 GHz
ARMv8.2-A Monsun og Mistral Monsun: 2 kerner. AArch64, ude af drift, superkalar, 7-dekodning,? -Udgave, 11-bred
Mistral: 4 kerner. AArch64, ude af drift, superkalar. Baseret på Swift.		 L1I: 128 KB, L1D: 64 KB, L2: 8 MB delt
L1: 32 KB / 32 KB, L2: 1 MB delt
SLC: 4 MB		 2,39 GHz
1,70 GHz
ARMv8.3-A Vortex og Storm Vortex: 2 eller 4 kerner. AArch64, out-of-order, superscalar, 7-decode,? -Issue, 11-wide
Tempest: 4 kerner. AArch64, ude af drift, superkalar, 3-dekoder. Baseret på Swift.		 L1: 128 KB / 128 KB, L2: 8 MB delt
L1: 32 KB / 32 KB, L2: 2 MB delt
SLC: 8 MB		 2,49 GHz
1,59 GHz
ARMv8.4-A Lyn og torden Lyn: 2 kerner. AArch64, ude af drift, superkalar, 7-dekoder,? -Udgave, 11-bred
torden: 4 kerner. AArch64, ude af drift, superkalar.		 L1: 128 KB / 128 KB, L2: 8 MB delt
L1: 32 KB / 48 KB, L2: 4 MB delt
SLC: 16 MB		 2,66 GHz
1,73 GHz
ARMv8.4-A Ildstorm og Istorm Firestorm: 2 kerner. AArch64, ude af drift, superkalar, 8-dekodning,? -Udgave, 14-bred
Icestorm: 4 kerner. AArch64, ude af drift, superkalar, 4-dekoder,? -Udgave, 7-bred.		 L1: 192 KB / 128 KB, L2: 8 MB delt
L1: 128 KB / 64 KB, L2: 4 MB delt
SLC: 16 MB		 2,99 GHz
1,82 GHz
X-Gene
( Applied Micro ) 		ARMv8-A X-Gene 64-bit, quad-problem, SMP, 64 kerner Cache, MMU, virtualisering 3 GHz (4,2 DMIPS/MHz pr. Kerne)
Denver
( Nvidia ) 		ARMv8-A Denver 2 kerner. AArch64 , 7-bred superscalar , i rækkefølge, dynamisk
kodeoptimering , 128 MB optimeringscache, Denver 1: 28nm, Denver2: 16nm		 128 KB I-cache / 64 KB D-cache Op til 2,5 GHz
Carmel
( Nvidia ) 		ARMv8.2-A Carmel 2 kerner. AArch64 , 10-bred superscalar , i rækkefølge, dynamisk kodeoptimering ,? MB -optimeringscache,
funktionel sikkerhed, dobbelt udførelse, paritet og ECC		 ? KB I-cache /? KB D-cache Op til ? GHz
ThunderX
( Cavium ) 		ARMv8-A ThunderX 64-bit, med to modeller med 8-16 eller 24-48 kerner (× 2 m/to chips) ? Op til 2,2 GHz
K12
( AMD ) 		ARMv8-A K12 ? ? ?
Exynos
( Samsung ) 		ARMv8-A M1/M2 ("Mongoose") 4 kerner. AArch64, 4-bred, quad-issue, superkalar, ude af drift 64 KB I-cache / 32 KB D-cache, L2: 16-vejs delt 2 MB 5,1 DMIPS/MHz

(2,6 GHz)

ARMv8-A M3 ("Surikat") 4 kerner, AArch64, 6-dekoder, 6-udgaver, 6-brede. supercalar, ude af drift 64 KB I-cache / 32 KB D-cache, L2: 8-vejs privat 512 KB, L3: 16-vejs delt 4 MB ?
ARMv8.2-A M4 ("gepard") 2 kerner, AArch64, 6-dekoder, 6-udgaver, 6-brede. supercalar, ude af drift 64 KB I-cache / 32 KB D-cache, L2: 8-vejs privat 512 KB, L3: 16-vejs delt 4 MB ?

ARM core tidslinje

Følgende tabel viser hver kerne efter det år, den blev annonceret.

År Klassiske kerner Cortex kerner Nyere kerner
ARM1-6 ARM7 ARM8 ARM9 ARM10 ARM11 Mikrokontroller Realtid Ansøgning
(32-bit)		 Ansøgning
(64-bit)		 Ansøgning
(64-bit)
1985 ARM1
1986 ARM2
1989 ARM3
1992 ARM250
1993 ARM60
ARM610		 ARM700
1994 ARM710
ARM7DI
ARM7TDMI
1995 ARM710a
1996 ARM810
1997 ARM710T
ARM720T
ARM740T
1998 ARM9TDMI
ARM940T
1999 ARM9E-S
ARM966E-S
2000 ARM920T
ARM922T
ARM946E-S		 ARM1020T
2001 ARM7TDMI-S
ARM7EJ-S		 ARM9EJ-S
ARM926EJ-S		 ARM1020E
ARM1022E
2002 ARM1026EJ-S ARM1136J (F) -S
2003 ARM968E-S ARM1156T2 (F) -S
ARM1176JZ (F) -S
2004 Cortex-M3
2005 ARM11MPCore Cortex-A8
2006 ARM996HS
2007 Cortex-M1 Cortex-A9
2008
2009 Cortex-M0 Cortex-A5
2010 Cortex-M4 (F) Cortex-A15
2011 Cortex-R4
Cortex-R5
Cortex-R7		 Cortex-A7
2012 Cortex-M0+ Cortex-A53
Cortex-A57
2013 Cortex-A12
2014 Cortex-M7 (F) Cortex-A17
2015 Cortex-A35
Cortex-A72
2016 Cortex-M23
Cortex-M33 (F)		 Cortex-R8
Cortex-R52		 Cortex-A32 Cortex-A73
2017 Cortex-A55
Cortex-A75
2018 Cortex-M35P (F) Cortex-A65AE
Cortex-A76
Cortex-A76AE
2019 Cortex-A77 Neoverse E1
Neoverse N1
2020 Cortex-M55 (F) Cortex-R82 Cortex-A78
Cortex-X1		 Neoverse V1
2021 Cortex-A510
Cortex-A710
Cortex-X2		 Nyere N2

Se også

Referencer

Yderligere læsning

Se også: Liste over bøger om ARM Cortex-M