Programovatelná logika pole - Programmable Array Logic
Programmable Array Logic ( PAL ) je rodina programovatelných polovodičů logických zařízení používaných k implementaci logických funkcí v digitálních obvodech, zavedená společností Monolithic Memories , Inc. (MMI) v březnu 1978. Společnost MMI získala registrovanou ochrannou známku pod výrazem PAL pro použití v části „Programmable Polovodičové logické obvody ". Ochrannou známku v současné době vlastní Lattice Semiconductor .
Zařízení PAL se skládala z malého jádra PROM (programovatelná paměť jen pro čtení) a další výstupní logiky používané k implementaci konkrétních požadovaných logických funkcí s několika komponenty.
Použitím specializovaných strojů byla zařízení PAL „programovatelná“. PAL byly k dispozici v několika variantách:
- „ Jednorázová programovatelná “ zařízení (OTP) nemohla být po počátečním programování aktualizována a znovu použita (MMI také nabídla podobnou rodinu zvanou HAL neboli „logiku pevného pole“, která byla jako zařízení PAL, kromě toho, že byla naprogramována maskou továrna.).
- Verze s vymazáním UV (např.: PALCxxxxx, např .: PALC22V10) měly křemenné okénko nad matricí čipu a mohly být vymazány pro opakované použití s ultrafialovým zdrojem světla, jako je EPROM .
- Pozdější verze (PALCExxx např.: PALCE22V10) byla flash vymazatelná zařízení.
Ve většině aplikací jsou nyní elektricky mazatelné GAL zavedeny jako přímé kompatibilní s kolíky pro jednorázové programovatelné PAL.
Dějiny
Před zavedením PAL používali konstruktéři digitálních logických obvodů komponenty pro malou integraci (SSI), jako jsou ty z rodiny řady TTL 7400 ( tranzistor-tranzistorová logika ); rodina 7400 zahrnovala řadu logických stavebních bloků, jako jsou brány ( NOT , NAND , NOR , AND , OR ), multiplexery (MUXes) a demultiplexory (DEMUXes), žabky (typ D, JK atd.) a další . Jedno zařízení PAL by obvykle nahradilo desítky takových „diskrétních“ logických balíčků, takže podnikání SSI kleslo, když se podnik PAL rozběhl. PAL byly s výhodou použity v mnoha produktech, jako jsou minipočítače , jak dokumentuje nejprodávanější kniha Tracy Kidderové Duše nového stroje .
PAL nebyly prvními komerčními programovatelnými logickými zařízeními; Signetics prodával své programovatelné logické pole (FPLA) od roku 1975. Tato zařízení byla většině návrhářů obvodů zcela neznámá a jejich používání bylo považováno za příliš obtížné. FPLA měla relativně nízkou maximální provozní rychlost (kvůli tomu, že měla programovatelná pole AND a programovatelná pole OR), byla drahá a měla špatnou pověst testovatelnosti. Dalším faktorem omezujícím přijetí FPLA bylo velké balení, 28kolíkový duální in-line balíček (DIP) o šířce 600 mil (0,6 palce nebo 15,24 mm ).
Projekt vytvoření zařízení PAL řídil John Birkner a skutečný obvod PAL navrhl HT Chua . V předchozí práci (u výrobce počítačových počítačů Computer Automation ) vyvinul Birkner 16bitový procesor využívající 80 standardních logických zařízení. Jeho zkušenosti se standardní logikou ho vedly k přesvědčení, že uživatelsky programovatelná zařízení by byla atraktivnější, kdyby byla zařízení navržena tak, aby nahradila standardní logiku. To znamenalo, že velikosti balení musely být typičtější pro stávající zařízení a musely být vylepšeny rychlosti. Společnost MMI zamýšlela, aby PAL byly relativně levnou součástí (méně než 3 $). Společnost však měla zpočátku vážné problémy s výtěžností výroby a musela zařízení prodat za více než 50 USD. To ohrožovalo životaschopnost PAL jako komerčního produktu a společnost MMI byla nucena licencovat produktovou řadu společnosti National Semiconductor. PAL byly později „ druhým zdrojem “ společností Texas Instruments a Advanced Micro Devices .
Procesní technologie
Brzy PAL byly 20kolíkové DIP komponenty vyrobené v křemíku pomocí bipolární tranzistorové technologie s jednorázově programovatelnými (OTP) titan-wolframovými programovacími pojistkami. Pozdější zařízení vyráběla společnost Cypress , Lattice Semiconductor a Advanced Micro Devices pomocí technologie CMOS .
Původní 20 a 24kolíkové PAL byly MMI označeny jako zařízení pro střední integraci (MSI).
Architektura PAL
Architektura PAL se skládá ze dvou hlavních komponent: logické roviny a výstupních logických makrobuněk.
Programovatelná logická rovina
Programovatelná logická rovina je programovatelné pole paměti PROM ( read-only memory ), které umožňuje směrování signálů přítomných na pinech zařízení nebo logických doplňcích těchto signálů na výstupní logické makrobuňky.
Zařízení PAL mají pole tranzistorových buněk uspořádaná v rovině „pevná-OR, programovatelná-AND“ používaná k implementaci binárních logických rovnic „ součet produktů “ pro každý z výstupů, pokud jde o vstupy a synchronní nebo asynchronní zpětnou vazbu od výstupy.
Logika výstupu
Počáteční 20kolíkové PAL měly 10 vstupů a 8 výstupů. Výstupy byly aktivní nízké a mohly být registrovány nebo kombinační. Členové rodiny PAL byli k dispozici s různými výstupními strukturami nazývanými „ výstupní logické makrobuňky“ nebo OLMC. Před zavedením řady „V“ (pro „proměnnou“) byly typy OLMC dostupné v každém PAL fixovány v době výroby. (PAL16L8 měl 8 kombinačních výstupů a PAL16R8 měl 8 registrovaných výstupů. PAL16R6 měl 6 registrovaných a 2 kombinační, zatímco PAL16R4 měl každý 4). Každý výstup mohl mít až 8 produktových podmínek (efektivně AND brány); kombinační výstupy však používaly jeden z výrazů k ovládání obousměrného výstupního zásobníku. Existovaly další kombinace, které měly méně výstupů s více výrazy produktu na výstup a byly k dispozici s aktivními vysokými výstupy (řada „H“). Série zařízení „X“ měla před registrem bránu XOR. Existovaly také podobné 24kolíkové verze těchto PAL.
Tato pevná výstupní struktura často frustrovala návrháře, kteří se pokoušeli optimalizovat užitečnost zařízení PAL, protože jejich aplikace často vyžadovaly výstupní struktury různých typů. (Například jeden nemohl získat 5 registrovaných výstupů se 3 aktivními vysokými kombinačními výstupy.) V červnu 1983 tedy AMD představilo 22V10, 24kolíkové zařízení s 10 výstupními logickými makrobuňkami. Každá makrobuňka může být konfigurována uživatelem tak, aby byla kombinační nebo registrovaná, aktivní vysoká nebo aktivní nízká. Počet produktových podmínek přidělených výstupu se pohyboval od 8 do 16. Toto jedno zařízení mohlo nahradit všechna 24pinová zařízení PAL s pevnou funkcí. Členy řady PAL „V“ („variabilní“) byly PAL16V8, PAL20V8 a PAL22V10.
Blokové schéma PAL 16R4
Blokové schéma AMD 22V10
Výstupní makrobuňka AMD 22V10
Programování PAL
PALs byly naprogramovány elektricky pomocí binárních vzorů (jako JEDEC ASCII / hexadecimální soubory) a speciální elektronické programovací systém k dispozici buď výrobce nebo třetí strany, jako například DATA I / O . Kromě programátorů zařízení s jednou jednotkou se často používaly podavače zařízení a programátory gangů, když bylo potřeba naprogramovat více než jen několik PAL. (U velkých objemů lze náklady na elektrické programování eliminovat tím, že výrobce vyrobí vlastní kovovou masku použitou k programování vzorů zákazníků v době výroby; společnost MMI použila termín „ logika pevného pole “ (HAL) pro označení naprogramovaných zařízení. Takto.)
Programovací jazyky (chronologicky podle vzhledu)
Ačkoli někteří inženýři naprogramovali zařízení PAL manuální úpravou souborů obsahujících data binárního vzorce pojistek, většina se rozhodla navrhnout svou logiku pomocí jazyka popisu hardwaru (HDL), jako je ABEL Data I / O , CUPL Logical Devices nebo PALASM společnosti MMI . Jednalo se o programy podporované počítačem ( CAD ) (nyní označované jako „ elektronická automatizace návrhu “), které překládaly (nebo „kompilovaly“) logické rovnice návrhářů do souborů binárních map pojistek používaných k programování (a často i testování) každého zařízení.
PALASM
Jazyk PALASM (z „PAL assembleru“) vyvinul John Birkner na začátku 80. let a překladač PALASM napsal MMI ve FORTRAN IV na IBM 370/168. Společnost MMI poskytla zdrojový kód uživatelům bez jakýchkoli nákladů. Do roku 1983 provozovali zákazníci MMI verze na DEC PDP-11 , Data General NOVA , Hewlett-Packard HP 2100 , MDS800 a dalších.
To bylo používáno k vyjádření booleovských rovnic pro výstupní piny v textovém souboru, který byl poté převeden na soubor 'fuse map' pro programovací systém pomocí programu dodaného prodejcem; později se možnost překladu ze schémat stala běžnou a později ještě mohly být „pojistkové mapy“ „syntetizovány“ z HDL (jazyk popisu hardwaru), jako je Verilog .
CUPL
Assisted Technology vydala CUPL ( C ompiler pro U niversal P rogrammable L OGIC) v září 1983. Tento software byl vždy označován jako CUPL a nikdy rozšířeném zkratkou. Jednalo se o první komerční designový nástroj, který podporoval více rodin PLD. Počáteční vydání bylo pro IBM PC a MS-DOS, ale bylo napsáno v programovacím jazyce C, takže jej bylo možné přenést na další platformy. Společnost Assisted Technology získala společnost Personal CAD Systems (P-CAD) v červenci 1985. V roce 1986 mohl být jako frontend pro CUPL použit balíček schematického snímání PCAD. CUPL později získala společnost Logical Devices a nyní je vlastněna společností Altium . CUPL je aktuálně k dispozici jako integrovaný vývojový balíček pro Microsoft Windows.
Atmel vydává zdarma WinCUPL (vlastní designový software pro všechny Atmel SPLD a CPLD). Atmel získal Microchip.
ABEL
Data I / O Corporation vydala Abel v dubnu 1984. Vývojový tým byl Michael Holley, Mike Mraz, Gerrit Barrere, Walter Bright , Bjorn Freeman-Benson, Kyu Lee, David Pellerin, Mary Bailey, Daniel Burrier a Charles Olivier.
Data I / O se stočila z produktové řady ABEL do společnosti EDA s názvem Synario Design Systems a poté v roce 1997 prodala společnost Synario společnosti MINC Inc. MINC byla zaměřena na vývoj vývojových nástrojů FPGA. Společnost zavřela své brány v roce 1998 a společnost Xilinx získala některá aktiva MINC, včetně jazyka ABEL a sady nástrojů. ABEL se poté stal součástí sady nástrojů Xilinx Webpack. Nyní Xilinx vlastní ABEL.
Programátoři zařízení
Mezi oblíbené programátory zařízení patřily Logic Programmer společnosti Data I / O Corporation Model 60A a Model 2900.
Jedním z prvních programátorů PAL byl strukturovaný design SD20 / 24. Měli vestavěný software PALASM a pro vstup do rovnic a zobrazení pojistek vyžadovali pouze terminál CRT. Po fúzi bylo možné ověřit výstupy PAL, pokud byly do zdrojového souboru zadány testovací vektory.
Nástupci
Poté, co společnost MMI uspěla s 20kolíkovými součástmi PAL představenými kolem roku 1978, společnost AMD představila 24kolíkovou 22V10 PAL s dalšími funkcemi. Po vykoupení MMI (kolem 1987) se společnost AMD rozhodla pro konsolidaci jako Vantis a tento obchod získala společnost Lattice Semiconductor v roce 1999.
Altera představila model EP300 (první CMOS PAL) v roce 1983 a později přešla do oboru FPGA.
Společnost Lattice Semiconductor představila v roce 1985 rodinu generických logických polí ( GAL ) s funkčními ekvivalenty PAL řady „V“, které používaly přeprogramovatelné logické roviny založené na technologii EEPROM (elektricky vymazatelná programovatelná paměť jen pro čtení). National Semiconductor byl druhým zdrojem pro součásti GAL.
AMD představilo podobnou rodinu s názvem PALCE. Obecně je jedna část GAL schopna fungovat jako kterékoli z podobných zařízení řady PAL. Například 16V8 GAL je schopen nahradit 16L8, 16H8, 16H6, 16H4, 16H2 a 16R8 PAL (a mnoho dalších kromě).
ICT (International CMOS Technology) představil PEEL 18CV8 v roce 1986. 20pinová část CMOS EEPROM mohla být použita namísto kteréhokoli z bipolárních PAL s registrovaným výstupem a spotřebovala mnohem méně energie.
Programovatelná logická zařízení většího rozsahu představila Atmel , Lattice Semiconductor a další. Tato zařízení rozšířila architekturu PAL zahrnutím více logických rovin a / nebo zakopáním logických makrobuněk do logické roviny. Termín komplexní programovatelné logické zařízení (CPLD) byl zaveden za účelem odlišení těchto zařízení od jejich předchůdců PAL a GAL, které se pak někdy označovaly jako jednoduchá programovatelná logická zařízení (SPLD).
Dalším velkým programovatelným logickým zařízením je polní programovatelné hradlové pole (FPGA). Jedná se o zařízení, která v současné době vyrábí společnost Intel (která získala Alteru ) a Xilinx a další výrobci polovodičů.
Viz také
Další typy programovatelných logických zařízení:
- Polní programovatelné hradlové pole (FPGA)
- Programovatelné logické pole (PLA)
- Programovatelné logické zařízení (PLD)
- Polní programovatelné logické pole ( Signetics FPLA)
Současní a bývalí výrobci programovatelných logických zařízení:
- Actel
- Pokročilá mikro zařízení (PAL, PALCE)
- Altera (Flex, Max)
- Atmel
- Cypress Semiconductor
- Intel
- Lattice Semiconductor (GAL)
- National Semiconductor (GAL)
- QuickLogic Corp.
- Signetics (FPLA)
- Texas Instruments
- Xilinx
Současní a bývalí výrobci programátorů zařízení PAL:
Reference
Další čtení
- Birkner, John ; Vincent Coli (1981). PAL Programmable Array Logic Handbook (2. vyd.). Monolithic Memories, Inc.
- Birkner, John; Vincent Coli (1983). PAL Programmable Array Logic Handbook (3. vyd.). Monolithic Memories, Inc.
- Alford, Roger C. (1989). Průvodce programovatelným návrhářem logiky . Howard W. Sams. ISBN 0-672-22575-1 .
- Standard JEDEC JESD3-C, standardní formát přenosu dat mezi systémem pro přípravu dat a programovatelným programátorem logických zařízení , červen 1994. Dokumenty JEDEC
